发 帖  
张飞软硬开源基于STM32 BLDC直流无刷电机驱动器开发视频套件, 👉戳此立抢👈
[问答] 钽电容选型中为什么滤波电容阻抗需要比芯片动态阻抗小
411 滤波电容
分享
1.png
如图,这是《高速电路设计实践》中的一段话,滤波电容阻抗和芯片阻抗是并联的关系吗?怎么理解这句话呢?
1
2019-1-11 15:27:28   评论 分享淘帖 邀请回答
9个回答
就是电源阻抗小于目标阻抗。
2019-1-11 15:27:51 评论

举报

这个书的意思是电容的ESR和I/O的内阻构成了一个分压网络,但ESR比I/O内阻越小,噪声信号被分压的越厉害,就等于噪声得到了抑制?
2019-1-11 15:28:10 评论

举报

我觉得应该是通过电容网络降低在动态电流变化时,由于电源芯片本身电阻/电感,和走线电阻/电感所带来的压降,使电压更有效地传递到负载端。这个是在Altera PDN工具里看到的一张图,通过电容网络和PWR/GND平面,降低在动态电流变化最大时的目标阻抗,从而降低DC drop。
2019-1-11 15:28:47 评论

举报

2019-1-11 15:29:12 评论

举报

路径的问题,阻抗小,那个回路优先,干扰的纹波直接从那回到地,而不经过IC
2019-1-11 15:32:08 评论

举报

@fanB 这个理解到位!参考BUCK的输出纹波电流和电容DCR的计算。
负载的电流变动,产生了di,而负载的电压波动要求,限制了纹波的要求。假设不考虑或者电容足够大,忽略电容充放电的影响。那么就只有ESR*DI的影响,这就是可以看作电源阻抗低于目标阻抗(动态阻抗)的要求。
2019-1-11 15:33:08 评论

举报

@广州洋钒 我觉得从电源芯片这端好理解。不过文中所提到的芯片感觉是目标IC端,它的动态阻抗感觉不在传输路径上,只是接收端。有点不明白文中为什么那么写。
2019-1-11 15:33:30 评论

举报

我的理解如下:
1 文中所说的,FPGA的IO电流IMAX=0.5A,而电流的波动是50%,也就是0.25A,则我认为他所需要的电流是在0.25A-0.5A之间。
2 文中说的电压的波动取5%,也就是他所允许的或者叫可以接受的电压波动是1.8V*5%=0.09V.
3 这就要求电源在提供波动电流的同时必须满足纹波的要求。
4 文中的意思是通过计算目标阻抗或者叫动态阻抗,来反推电源滤波电容所需要满足的要求。
2019-1-11 15:34:10 评论

举报

@广州洋钒 谢谢分析!
2019-1-11 15:34:32 评论

举报

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

高级模式
您需要登录后才可以回帖 登录 | 注册

我要提问
课程
    关闭

    站长推荐 上一条 /8 下一条

    快速回复 返回顶部 返回列表