完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
你好
xilinx未来版本支持无约束的记录数据类型。 我现在使用的10.1不支持它? Modelsim也不支持它。 例如: 类型Complex_Data_Typ记录是 RE:签名; IM:签名; 结束记录; 以上来自于谷歌翻译 以下为原文 Hi Is unconstrained record data type supported in xilinx future version. It was not supported in 10.1 which I use now? It is also not supported in Modelsim. Eg: type Complex_Data_Typ record is RE: signed; IM : signed; end record; |
|
相关推荐
2个回答
|
|
sarath_kandalam写道:
你好 xilinx未来版本支持无约束的记录数据类型。 我现在使用的10.1不支持它? Modelsim也不支持它。 例如: 类型Complex_Data_Typ记录是 RE:签名; IM:签名; 结束记录; 如果在ModelSim中不支持它,那么它可能不是该语言的合法功能。 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 sarath_kandalam wrote:If it's not supported in ModelSim then it's likely not a legal feature of the language. ----------------------------Yes, I do this for a living. |
|
|
|
你好
那么你可以在VHDL 2008中使用未经编辑的记录! 愿你的上帝帮助你, 不是Xilinx的雇员,我不知道时间尺度,但我确信它不会很快, 可能是第20版? 以上来自于谷歌翻译 以下为原文 Hi Well you can use unconstrianed records in VHDL 2008 ! may your god help you though, not being a Xilinx emploiyee, I don't know time scales but I'm certain it won't be any time soon, may be Version 20 ? |
|
|
|
只有小组成员才能发言,加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2187 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-18 04:36 , Processed in 0.953994 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号