完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
您好,我正在为学校开发一个proyect,我需要为4位二进制加法器创建和输入总线。
我创建了1位加法器并且它可以工作,但我似乎无法弄清楚如何创建总线。 在我的指令中,我被告知我需要添加一个端口并将其重命名为X(3:0),然后重命名电缆X(3:0)X(3:1)等。但我似乎无法 除非连接到某个东西,否则只需自己添加端口。 有人可以解释如何创建输入总线吗? -谢谢 以上来自于谷歌翻译 以下为原文 Hello, I'm working on a proyect for school and I'm required to create and input bus for a 4 bit binary adder. I created the 1 bit adder and it works but I cant seem to figure out how to create the bus. In my instruction I'm told i need to add a port and rename it to something like X(3:0) and then rename the cables X(3:0) X(3:1), etc. But I cant seem to just add the port by it self unless is connected to something. Can someone explain how to create the input bus? -Thanks |
|
相关推荐
1个回答
|
|
如果你使用VHDL,它是这样的:
实体 ... 港口 (din_bus:在std_logic_vector(3 downto 0); ... .... ) 消息由borisq于03-20-2009 10:34 PM编辑 -------------------------------------------------- ----------------------------别忘了回复,给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 if you use VHDL, it is something like this: entity ... port (din_bus : in std_logic_vector(3 downto 0); ... .... ) Message Edited by borisq on 03-20-2009 10:34 PM------------------------------------------------------------------------------ Don't forget to reply, give kudo and accept as solution ------------------------------------------------------------------------------ |
|
|
|
只有小组成员才能发言,加入小组>>
2162 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2077 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2192 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-23 14:51 , Processed in 1.244121 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号