完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
FPGA输出抖动较大,如果为DDS提供时钟,会导致DDS输出信号的相位噪声很差。建议使用低抖动的晶振为DDS提供参考源。
|
|
|
|
您说的是晶体还是晶振啊?我之前用晶振出来的单端信号转为差分后输入9854,结果效果极差。问了人才知道晶振输出的是近似方波的时钟,晶体输出的才是正弦波。 |
|
|
|
ncwuerw2 发表于 2018-11-19 10:55 AD9954可以接受有源晶振和无源晶体作时钟参考源。有源晶振的输出有各种类型,有正弦波,方波,消顶正弦波,这些都是AD9954可接受的波形,最终输出的相位噪声还是和参考源的相位噪声有很大关系,和波形关系不大。 |
|
|
|
dang28 发表于 2018-11-19 11:07 但是我用80M有源晶振通过专用倍频器输出240M接入AD9854后输出信号很弱,而且杂散很大,后来换成外部80M正弦时钟就好了。 |
|
|
|
输出信号的幅度和参考源没有直接关系。杂散输出和参考源的杂散有很大关系,建议您测试专用倍频器输出的杂散。另外,有源晶振输入一般采用交流耦合输入。输出正弦波的晶振也是有源晶振。 |
|
|
|
dang28 发表于 2018-11-19 11:27 如果用交流耦合输入,考虑到REFCLK时钟输入脚是CMOS模式,那是不是说9854芯片或者这个系列的芯片都自带内部偏置了,能像FPGA一样能恢复出差分信号所需要的共模工作电压?但我记得AD9854的参考原理图给的不是交流耦合,是直耦合的形式啊。 |
|
|
|
ncwuerw2 发表于 2018-11-19 11:39 因为这个主题一直是AD9954,所以先按AD9954来讨论。下面是AD9954的原理图截图,有源输入采用交流耦合、差分输入。 |
|
|
|
只有小组成员才能发言,加入小组>>
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1250 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
3895 浏览 2 评论
8549 浏览 1 评论
2897 浏览 1 评论
6683 浏览 2 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
680浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
984浏览 2评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
3895浏览 2评论
894浏览 2评论
706浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 06:20 , Processed in 0.693999 second(s), Total 81, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号