发 帖  
原厂入驻New
[处理器/GPU] 具有信号路径延迟补偿的SPI主控协议设计
2018-11-12 17:00:36  716 SPI 时钟
分享
描述
  
借助工业通信子系统内的可编程实时单元 (PRU-ICSS),客户可支持实时关键应用而无需使用 FPGA、CPLD 或 ASIC。
ti 设计介绍了如何在 PRU-ICSS 上实现带信号路径延迟补偿的 SPI 主协议。它支持 SPI 时钟频率高达 16.7MHz 的 Ads8688 的 32 位通信协议






主要特色

  • 带可调节信号路径延迟补偿的 SPI 主协议(无需借助外部硬件来实现信号路径延迟补偿)
  • 高达 16.7MHz 的 SPI 时钟
  • 支持 ADS8688 SPI 通信协议
  • 自动测量已知从站响应的信号路径延迟
  • 该 PRU-ICSS 固件已通过 TIDA00164(ADS8688 和 ISO7141CC)验证且包含固件源代码、实施说明和入门说明。

0

Schematic/Block Diagram.pdf

248.44 KB, 下载次数: 1

物料清单.pdf

124.21 KB, 下载次数: 0

软件.zip

28.33 KB, 下载次数: 0

SPI Master With Signal Path Delay Compensation on PRU-ICSS Design Guide.pdf

1.11 MB, 下载次数: 3

SPI Master with Signal Path Delay Compensation on PRU-ICSS Design Guide.pdf

1.11 MB, 下载次数: 0

分享淘帖 显示全部楼层
最近下载过的用户(2)

只有小组成员才能发言,加入小组>>

330个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表