完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我对使用ECO有疑问。 我想将R的引脚连接到GND,但是如何创建这种网络如下图所示。 谢谢。 以上来自于谷歌翻译 以下为原文 Hi All, I have a question about using ECO. I'd like to connect the the pin of R to GND, but how can I create this kind of net like figure below. Thanks. |
|
相关推荐
2个回答
|
|
@ araongao2015,
检查此链接: https://forums.xilinx.com/t5/Vivado-TCL-Community/How-to-connect-a-net-to-constant-VCC-or-GND/td-p/443170 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @araongao2015, Check this link: https://forums.xilinx.com/t5/Vivado-TCL-Community/How-to-connect-a-net-to-constant-VCC-or-GND/td-p/443170 --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
@ araongao2015,
上述帖子是否解决了您的查询? 如果是,您可以通过将帖子标记为“接受为解决方案”来关闭此帖子 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @araongao2015, Did the above post address your query? If yes, Can you please close this thread by marking the post as "Accept as Solution" --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2163 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2079 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2193 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
423浏览 1评论
1523浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2177浏览 0评论
508浏览 0评论
1641浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 15:31 , Processed in 2.734770 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号