完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
1、ORCAD软件打开原理图,选中原理图的根目录,点击Tools-Creat Netlist,或者是点击菜单栏上N的图标,如下图所示,即可产生网标。
2、Allegro第一方网表如上图操作以后。弹出以下界面,选择PCB Editor,然后点击确定,即可生成Allegro第一方网表,网表的形式会已Allegro文件夹的方式存在于当前原理图的根目录下。 3、Allegro第三方网表 如上图操作以后,弹出以下界面,选择Other,将Value值一栏用PCBFootprint代替,然后下面的Fotmatters中选中orTelesis.dll,点击确定即可生成Allegro第三方网表,产生的网表位于当前原理图的根目录下。 |
|
相关推荐
|
|
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
64059 浏览 291 评论
4908 浏览 1 评论
26402 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
9752 浏览 11 评论
Cadence 17.2的brd能有什么方法用16.6的打开吗?
34216 浏览 2 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 16:08 , Processed in 0.477769 second(s), Total 64, Slave 46 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号