完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我有一个完全放置和工作的设计 - 我在详细的地图报告中生成了模块级利用率数据
该设备是Virtex 6 lx75t,包含11,640个切片,但地图上说我使用的是18016切片 地图后我如何拥有7000片太多? 模块名称 划分 片 Slice Reg 的LUT LUTRAM BRAM / FIFO DSP48E1 BUFG BUFIO BUFR MMCM_ADV [-] 最佳 18016 40993 32887 4983 101 189 22 0 4 6 以上来自于谷歌翻译 以下为原文 I have a fully placed and working design - i have generated module level utilisation figures in the detailed map report The device is a Virtex 6 lx75t which contains 11,640 Slices yet map says i am using 18016 slices How do I have 7000 slices too many after map?
|
|||||||||||
相关推荐
2个回答
|
|||||||||||
这是CR 687325针对14.5修复的报告错误。
在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 This is a reporting bug that has been fixed for 14.5 by CR 687325. View solution in original post |
|
|
|
这是CR 687325针对14.5修复的报告错误。
以上来自于谷歌翻译 以下为原文 This is a reporting bug that has been fixed for 14.5 by CR 687325. |
|
|
|
只有小组成员才能发言,加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2187 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-20 08:56 , Processed in 1.278236 second(s), Total 72, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号