完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
当我使用ISE 13.2合成V6-240T项目时,如果我选择mapglobal_opt选项加速,ISE工具将停止在MAP阶段,工具运行global_opt速度优化很长时间,工具将无法访问下一个地图阶段,它挂起
那里。 另一个问题是DDR3控制器,当我们选择global_opt作为速度时,它会在地点报告跟随错误& 路线阶段。 我们尝试在UCF中为这些信号添加“S”,它仍然报告这些错误。 如果我们disableglobal_opt,两个oroblem将消失,但STA将报告计时问题。 5个信号未完全路由。 警告:ParHelpers:360 - 设计未完全路由。 u_ddr_top / u_mig_38 / u_memc_ui_top / u_mem_intfc / phy_top0 / u_phy_data_io / gen_dqs [0] .u_phy_dqs_iob / dqs_p_iodelayu_ddr_top / u_mig_38 / u_memc_ui_top / u_mem_intfc / phy_top0 / u_phy_data_io / gen_dqs [1] .u_phy_dqs_iob / dqs_p_iodelayu_ddr_top / u_mig_38 / u_memc_ui_top / u_mem_intfc / phy_top0 / u_phy_data_io / gen_dqs [2] .u_phy_dqs_iob / dqs_p_iodelayu_ddr_top / u_mig_38 / u_memc_ui_top / u_mem_intfc / phy_top0 / u_phy_data_io / gen_dqs [3] .u_phy_dqs_iob / dqs_p_iodelayu_ddr_top / u_mig_38 / u_memc_ui_top / u_mem_intfc / phy_top0 / u_phy_data_io / gen_dqs [4] .u_phy_dqs_iob / dqs_p_iodelay 以上来自于谷歌翻译 以下为原文 when I use ISE 13.2 to synthesize V6-240T project, if I select map global_opt option to speed, the ISE tools will halt at MAP stage, the tools runs global_opt speed optimize for long time and tools won't acess next map stage, it is hang there. other problem is DDR3 controller, when we select global_opt for speed, it will report following error at place & route stage. and we try add "S" for these signal in UCF, it is still reporting these error. if we disable global_opt, two oroblem will disappeared, but STA wil report timing issue. 5 signals are not completely routed. WARNING:ParHelpers:360 - Design is not completely routed. u_ddr_top/u_mig_38/u_memc_ui_top/u_mem_intfc/phy_top0/u_phy_data_io/gen_dqs[0].u_phy_dqs_iob/dqs_p_iodelay u_ddr_top/u_mig_38/u_memc_ui_top/u_mem_intfc/phy_top0/u_phy_data_io/gen_dqs[1].u_phy_dqs_iob/dqs_p_iodelay u_ddr_top/u_mig_38/u_memc_ui_top/u_mem_intfc/phy_top0/u_phy_data_io/gen_dqs[2].u_phy_dqs_iob/dqs_p_iodelay u_ddr_top/u_mig_38/u_memc_ui_top/u_mem_intfc/phy_top0/u_phy_data_io/gen_dqs[3].u_phy_dqs_iob/dqs_p_iodelay u_ddr_top/u_mig_38/u_memc_ui_top/u_mem_intfc/phy_top0/u_phy_data_io/gen_dqs[4].u_phy_dqs_iob/dqs_p_iodelay |
|
相关推荐
1个回答
|
|
使用Global_opt时报告的knwon问题很少。
它将从GenX工具中淘汰。 我建议你不要使用global_opt选项。 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 以上来自于谷歌翻译 以下为原文 There are few knwon issues reported while using Global_opt. It will be obsolete from GenX tools. I recommend you to not use the global_opt option. ----------------------------------------------------------------------------------------------- Please mark the post as "Accept as solution" if the information provided answers your query/resolves your issue. Give Kudos to a post which you think is helpful. |
|
|
|
只有小组成员才能发言,加入小组>>
2159 浏览 7 评论
2601 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2072 浏览 9 评论
3141 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2187 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-19 12:20 , Processed in 1.033748 second(s), Total 70, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号