发 帖  
[问答] 如何在FPGA的3.3VBANK中使用5V电压?
5 天前  151 FPGA
收藏 0 收藏 推荐 0 推荐
分享
恒温晶振供电是5V,输出是CMOS,如何接入到FPGA的3.3VBANK中
5 天前   评论 邀请回答
5个回答
你可以参考LVPECL怎么接入到LVDS等设计采取电阻网络匹配  
1 条评论
晶振频率是多少M的?整个系统对时钟的上升下降沿要求高吗?
10MHz  精度是10ppb,稳定度是0.2ppb(-10~70℃),年老化率在30ppb,5V恒温晶振应该怎么兼容在电压3.3V上。
沿要求不高,电阻分压法即可:5V电平,经1.6k+3.3k电阻分压,就是3.3V。
沿要求高,需要用专用电平转换芯片。例如:74LVC245等,这个需要去选型。
5 天前 评论

举报

最好是换3.3V的型号       长期使用需求    建议各网络之间要匹配

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

高级模式
您需要登录后才可以回帖 登录 | 注册

提问题
关闭

站长推荐 上一条 /9 下一条

快速回复 返回顶部 返回列表