完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我目前正在开发一些VHDL项目,我们生成可重用的网表似乎很有趣。 遗憾的是,我没有找到从Xilinx ISE 10.1生成这些文件的信息。 我需要创建* .ngc和* .xco文件,然后将它们重新导入到其他项目中。 有人知道生成这些文件的方法吗? 在此先感谢和最诚挚的问候, 塞德里克 以上来自于谷歌翻译 以下为原文 Hello, I'm currently working on some VHDL projects and it seems interesting for us to generate reusable netlist. Unfortunately I didn't found the information to generate these files from Xilinx ISE 10.1. I need to create *.ngc and *.xco files and then to re-import them into other projects. Does someone know the way to generate such files? Thanks in advance and best regards, Cedric |
|
相关推荐
4个回答
|
|
嗨,
如果要创建模块的网表,则需要创建一个新的ISE项目,该特定模块作为顶层模块,XST创建网表(.ngc)文件,当您这样做时,请确保XST选项“ ADD I / O BUFFERS“已禁用。 如果您不想创建单独的项目,也可以在命令行中运行XST。 但是,如果你创建一个hdlwrapper到网表和包装器玩家主项目,你将无法生成xco文件。工具应该能够读取网表。 您还应确保设置XST选项“核心搜索目录”和翻译选项“宏搜索路径”,以便工具读取该目录的网表。 -PK 谢谢,-PK 以上来自于谷歌翻译 以下为原文 Hi, If you want to create a netlist of a module then you need to create a new ISE project with that particular module as top module and XST to create the netlist (.ngc) file, when you are doing so make sure that the XST option "ADD I/O BUFFERS" is disabled. You can as well run XST in command line, if you don't want to create a separate project. But you won't be able to generate the xco file, however, if you create a hdl wrapper to the netlist and the wrapper to your main project. The tools should be able to read the netlist. you should also make sure that the XST option "core search directory" and Translate option "Macro search path" are set, for the tool to read the netlists form that directory. -PK Thanks, -PK |
|
|
|
嗨,
我可以在我的模块中实例化CoreGen创建的一些组件,并从中创建一个.ngc以便在其他项目中重用吗? 谢谢, 以上来自于谷歌翻译 以下为原文 Hi, Can I instantiate some componentes created by CoreGen in my module and create a .ngc from it to be reused in other project? thanks, |
|
|
|
嗨,我需要使用网表(.ngc)文件将我的硬件逻辑导入为XPS中的黑盒子或外围设备。
但是,当我尝试导入时,它不允许我只选择网表文件。 HDL也被选中。 如果我继续进一步,我被要求使用.prj文件导入相关文件,但后来我收到一条错误消息,上面写着“在XST中发现语法错误:路径请修改您的项目文件以匹配正确的语法”。 我检查了我的文件,看起来没问题。 哪里不对? 我只能导入ngc文件并将其用作XPS中的黑盒外设吗? 请告诉我 以上来自于谷歌翻译 以下为原文 Hi, I am in need to use the netlist (.ngc ) file to import my hardware logic as a black box or peripheral in XPS. However when i try to import, it doesnt allow me to select just the netlist files. HDL is also selected. And if i continue further, I am asked to use .prj file to import dependent files, but then i get an error message which says "syntax error found in XST: Path Please modify your project file to match the correct syntax". I check my file and it looks ok. What is wrong? Cant i import just the ngc file and use it as a black box peripheral in XPS? Please let me know |
|
|
|
顺便说一下,我正在使用Xilinx Design Suite 12.2
以上来自于谷歌翻译 以下为原文 BTW, I am using Xilinx Design Suite 12.2 |
|
|
|
只有小组成员才能发言,加入小组>>
2162 浏览 7 评论
2605 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2077 浏览 9 评论
3149 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2192 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
416浏览 1评论
1517浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2175浏览 0评论
507浏览 0评论
1633浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-23 21:32 , Processed in 1.072556 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号