完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
芯片进行封装时,需利用金属线材,将芯片(Chip)及导线架(Lead Frame)做连接,由于封装时,可能有强度不足与污染的风险。此实验目的,即为藉由打线拉力(Wire Bond Ppull)与推力(Wire Bond Shear)来验证接合能力,确保其封装可抵抗外在应力。
iST宜特检测可针对铝线、金线、铜线进行试验,线径可小至0.8mil以下,客制化协助客户产品夹治具订作,协助客户急件当天完成。 |
|
相关推荐
2 个讨论
|
|
只有小组成员才能发言,加入小组>>
【电路设计】+ 双口RAM芯片测试模块(MSP430F122+MAX491)
1920 浏览 0 评论
2762 浏览 0 评论
2698 浏览 0 评论
3083 浏览 0 评论
9933 浏览 5 评论
421浏览 1评论
3148浏览 0评论
2304浏览 0评论
2258浏览 0评论
同样都HBM,芯片级(component level)和系统级(system level)的差别在哪里?
770浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-20 09:55 , Processed in 0.557169 second(s), Total 64, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号