ad9361 rx tx pll无法锁定

楼主问题解决了吗？我也遇到这样的问题==

你问题解决了吗？我也碰到这个问题。
1.硬件没有问题，fdd 模式，ensm管脚控制，spi读写脚本有用，bbp pll已经锁定，rx tx 校准也已经锁定了，即0x244[7] 和0x284[7]已经置高，但是0x247[1]一直读不到锁定置位，不明白哪里出了问题！有人能告诉我吗？

收发本振要正常工作,需要检查几个地方:
1. 首先, 需检查晶体是否起振. 晶体和外部晶振不同, 晶体是两个管脚接到9361的XTAL_P和XTAL_N, 需要芯片内部的DCXO协同工作才能起振, 而外部晶振是一个管脚接到9361的XTAL_N端, 不需要芯片内部的DCXO模块参与工作.
下面是两个例子分别是用晶体和外部晶振需要配置的寄存器, 可以看出使用晶体时需要调节0x292-0x294寄存器 关于DCXO的应用文档可参阅下述链接
AD9361晶振的问题
 
*******************************************************************************
//example1 using DCXO
SPIWrite 2A6,0E // Enable Master Bias
SPIWrite 2A8,0E // Set Bandgap Trim
SPIWrite 292,08 // Set DCXO Coarse Tune[5:0].  Coarse and Fine nominal values used with eval system.  Other nominal values may be needed in a customer system
SPIWrite 293,80 // Set DCXO Fine Tune [12:5]
SPIWrite 294,00 // Set DCXO Fine Tune [4:0]
SPIWrite 2AB,07 // Set RF PLL reflclk scale to REFCLK * 2
SPIWrite 2AC,FF // Set RF PLL reflclk scale to REFCLK * 2
SPIWrite 009,07 // Enable Clocks
WAIT 20 // waits 20 ms
*******************************************************************************
//example2 don't use DCXO
SPIWrite 2A6,0E // Enable Master Bias
SPIWrite 2A8,0E // Set Bandgap Trim
SPIWrite 2AB,07 // Set RF PLL reflclk scale to REFCLK * 2
SPIWrite 2AC,FF // Set RF PLL reflclk scale to REFCLK * 2
SPIWrite 009,17 // Enable Clocks
WAIT 20 // waits 20 ms
*******************************************************************************
 
2.确定参考输入的分频/倍频设置以确定射频本振的鉴相频率
即上述例子中的0x2AB和0x2AC寄存器:
SPIWrite 2AB,07 // Set RF PLL reflclk scale to REFCLK * 2
SPIWrite 2AC,FF // Set RF PLL reflclk scale to REFCLK * 2
这个例子是将参考输入进行倍频.
 
3. 设置VCO LDO, VCO校正等与频率无关的寄存器
(NOTE: 例子中除了SPIWrite命令是寄存器设置外, 其他命令如WAIT... ; WAIT_CALDONE等都是用于等待时间的宏命令, 需根据自己软件平台的指令进行修改)
//************************************************************
// Setup RF PLL non-frequency-dependent registers
//************************************************************
SPIWrite 261,00 // Set Rx LO Power mode
SPIWrite 2A1,00 // Set Tx LO Power mode
SPIWrite 248,0B // Enable Rx VCO LDO
SPIWrite 288,0B // Enable Tx VCO LDO
SPIWrite 246,02 // Set VCO Power down TCF bits
SPIWrite 286,02 // Set VCO Power down TCF bits
SPIWrite 249,8E // Set VCO cal length
SPIWrite 289,8E // Set VCO cal length
SPIWrite 23B,80 // Enable Rx VCO cal
SPIWrite 27B,80 // Enable Tx VCO cal
SPIWrite 243,0D // Set Rx prescaler bias
SPIWrite 283,0D // Set Tx prescaler bias
SPIWrite 23D,00 // Clear Half VCO cal clock setting
SPIWrite 27D,00 // Clear Half VCO cal clock setting
SPIWrite 015,0C // Set Dual Synth mode bit
SPIWrite 014,15 // Set Force ALERT State bit
SPIWrite 013,01 // Set ENSM FDD mode
WAIT 1 // waits 1 ms
SPIWrite 23D,04 // Start RX CP cal
WAIT_CALDONE RXCP,100 // Wait for CP cal to complete, Max RXCP Cal time: 480.000 (us)(Done when 0x244[7]==1)
SPIWrite 27D,04 // Start TX CP cal
WAIT_CALDONE TXCP,100 // Wait for CP cal to complete, Max TXCP Cal time: 480.000 (us)(Done when 0x284[7]==1)
 
4. 设置跟射频频率相关的频综寄存器
即你文中的两段VCO和环路滤波器设置:
//************************************************************
// Setup Rx Frequency-Dependent Syntheisizer Registers
//************************************************************
SPIWrite 23A,4A // Set VCO Output level[3:0]
SPIWrite 239,C0 // Set Init ALC Value[3:0] and VCO Varactor[3:0]
SPIWrite 242,17 // Set VCO Bias Tcf[1:0] and VCO Bias Ref[2:0]
SPIWrite 238,40 // Set VCO Cal Offset[3:0]
SPIWrite 245,00 // Set VCO Cal Ref Tcf[2:0]
SPIWrite 251,00 // Set VCO Varactor Reference[3:0]
SPIWrite 250,70 // Set VCO Varactor Ref Tcf[2:0] and VCO Varactor Offset[3:0]
SPIWrite 23B,A4 // Set Synth Loop Filter charge pump current (Icp)
SPIWrite 23E,D4 // Set Synth Loop Filter C2 and C1
SPIWrite 23F,DF // Set Synth Loop Filter  R1 and C3
SPIWrite 240,09 // Set Synth Loop Filter R3
//************************************************************
// Setup Tx Frequency-Dependent Syntheisizer Registers
//************************************************************
SPIWrite 27A,4A // Set VCO Output level[3:0]
SPIWrite 279,C0 // Set Init ALC Value[3:0] and VCO Varactor[3:0]
SPIWrite 282,17 // Set VCO Bias Tcf[1:0] and VCO Bias Ref[2:0]
SPIWrite 278,40 // Set VCO Cal Offset[3:0]
SPIWrite 285,00 // Set VCO Cal Ref Tcf[2:0]
SPIWrite 291,00 // Set VCO Varactor Reference[3:0]
SPIWrite 290,70 // Set VCO Varactor Ref Tcf[2:0] and VCO Varactor Offset[3:0]
SPIWrite 27B,A4 // Set Synth Loop Filter charge pump current (Icp)
SPIWrite 27E,D4 // Set Synth Loop Filter C2 and C1
SPIWrite 27F,DF // Set Synth Loop Filter  R1 and C3
SPIWrite 280,09 // Set Synth Loop Filter R3
 
5. 设置跟射频频率相关的频率控制字寄存器和输出分频
即你文中的这段:
SPIWrite 233,F8 // Write Rx Synth Fractional Freq Word[7:0]
SPIWrite 234,FF // Write Rx Synth Fractional Freq Word[15:8]
SPIWrite 235,3F // Write Rx Synth Fractional Freq Word[22:16]
SPIWrite 232,00 // Write Rx Synth Integer Freq Word[10:8]
SPIWrite 231,52 // Write Rx Synth Integer Freq Word[7:0]
SPIWrite 005,00 // Set LO divider setting
SPIWrite 273,F8 // Write Tx Synth Fractional Freq Word[7:0]
SPIWrite 274,FF // Write Tx Synth Fractional Freq Word[15:8]
SPIWrite 275,3F // Write Tx Synth Fractional Freq Word[22:16]
SPIWrite 272,00 // Write Tx Synth Integer Freq Word[10:8]
SPIWrite 271,52 // Write Tx Synth Integer Freq Word[7:0] (starts VCO cal)
SPIWrite 005,00 // Set LO divider setting
 
6. 检查射频PLL是否锁定
SPIRead 247 // Check RX RF PLL lock status (0x247[1]==1 is locked)
SPIRead 287 // Check TX RF PLL lock status (0x287[1]==1 is locked)
 

您好。我的配置信息是按照您所讲的配置顺序进行的，在调试过程中，我检测到A12脚TX_EXT_LO有稳定的电压输出大概在1.3V左右。这是不是说明我的LO已经锁定了？就是这个管脚的稳定电压与我配置的本振频率的关系是什么样的啊？我在文档中没有找到……然后我在没有给发射管脚写入信号数据的时候，将9361工作模式调至FDD下，可以用频谱分析仪测到本振泄露吗？测不到是正常的吗？谢谢，希望能得到你的答复……

A12是TX外部本振输入管脚, 跟内部本振是否锁定无关. 在没有送发射数据情况下, 发射端口接频谱仪应该能看到本振泄露

你问题解决了吗？我也碰到这个问题。
1.硬件没有问题，fdd 模式，ensm管脚控制，spi读写脚本有用，bbp pll已经锁定，rx tx 校准也已经锁定了，即0x244[7] 和0x284[7]已经置高，但是0x247[1]一直读不到锁定置位，不明白哪里出了问题！有人能告诉我吗？我是拿软件直接生成的寄存器脚本。

你问题解决了吗？我也碰到这个问题。
1.硬件没有问题，fdd 模式，ensm管脚控制，spi读写脚本有用，bbp pll已经锁定，rx tx 校准也已经锁定了，即0x244[7] 和0x284[7]已经置高，但是0x247[1]一直读不到锁定置位，不明白哪里出了问题！有人能告诉我吗？

你好，009设置后，为什么要wait 20ms？我用的晶体，在官网下的源码中没有见到wait，也就没有加，然后bbpll就没有锁定～