完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
小弟新接触FPGA(正在学勇敢的芯伴你玩转Xilinx FPGA),遇到如下问题,我在顶层文件都例化了,保存之后生成一堆带问号的文件,我如何操作才能把这些问号文件,变成.V文件(可操作的子文件),希望大神指点一下? |
|
相关推荐
1个回答
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
834 浏览 0 评论
371 浏览 0 评论
1094 浏览 0 评论
382 浏览 0 评论
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
1018 浏览 0 评论
1454 浏览 36 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-25 00:33 , Processed in 0.682155 second(s), Total 82, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号