完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
目前在项目中准备使用ad7616芯片并已购买,但在FPGA的使用过程中出现了一些问题,我使用了github上的hdl核(hdl-2016_r2),但是当我在xillinx vivado2016.2中创建项目,然后create block,然后将ad7616核添加之IP核仓库并添加到design中后,开始validate design的时候出现了IP核被lock的问题(错误截图见附件),一直没法解决,各位大神帮帮忙!
|
|
相关推荐
1个回答
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1300 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
3917 浏览 2 评论
8595 浏览 1 评论
2919 浏览 1 评论
6717 浏览 2 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
712浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1023浏览 2评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
3930浏览 2评论
952浏览 2评论
735浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-23 21:44 , Processed in 0.520454 second(s), Total 45, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号