发 帖  
计数器vhdl代码
2018-7-9 04:08:10  115 计数器 VHDL
收藏 0 收藏 推荐 0 推荐
分享
计数器vhdl代码。
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY ZBF_CHECK IS
PORT(clk,reset:IN STD_LOGIC;
      q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END ZBF_CHECK;
ARCHITECTURE struc OF ZBF_CHECK IS
SIGNAL q_temp:STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
PROCESS(clk)
BEGIN
IF(clk'EVENT AND clk='1')
THEN
   IF reset='1'
     THEN
     q_temp<="0000";
   ELSIF q_temp="1001"THEN
     q_temp<="0000";
     ELSE
     q_temp<=q_temp+1;
   END IF;
END IF;
END PROCESS;
q<=q_temp;
END struc;
2018-7-9 04:08:10   评论

只有小组成员才能发言,加入小组>>

11个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /9 下一条

快速回复 返回顶部 返回列表