[问答] 请问C6657中PLL Secondary Control Resister应该如何设置?

shaoye88 ( 楼主 ) 2018-6-25 00:02:35  显示全部楼层
本帖最后由 一只耳朵怪 于 2018-6-25 15:49 编辑

在C6657的用户手册及MCSDK的例程中,PLL的寄存器SECCTL(PLL Secondary Control Resister)的有效字段都为bypass(bit:23)和output_divide(bit:22--19),而我在调试中从工具Register中看到的却不同,在Register中寄存器SECCTL的有效字段只有pllsecctl(bit:23--16),这让我产生了很大的疑惑,导致我不能确定我现在的程序中的设置是否正确。希望大家帮帮忙,谢谢!

2个回复

kingnet_52004 发表于 2018-6-25 00:13:56
你好,请以用户手册为准,PLL的寄存器SECCTL在CCS的Register工具中能看到吗?贴个图片看看。。。
回复

举报 使用道具

shaoye88 发表于 2018-6-25 00:20:18
kingnet_52004 发表于 2018-6-25 00:13
你好,请以用户手册为准,PLL的寄存器SECCTL在CCS的Register工具中能看到吗?贴个图片看看。。。

我确定从工具Registers中看到了PLL的寄存器SECCTL,不知道你为什么会这么问?图我就不贴了,我用的是CCS5.3。谢谢你的回答!
回复

举报 使用道具

您需要登录后才可以回帖 登录 | 注册

本版积分规则


关闭

站长推荐上一条 /9 下一条

小黑屋|手机版|Archiver|电子发烧友 ( 粤ICP备14022951号-2 )

GMT+8, 2018-9-24 13:17 , Processed in 0.828049 second(s), 23 queries , Memcache On.

Powered by 电子发烧友网

© 2015 bbs.elecfans.com

微信扫描
快速回复 返回顶部 返回列表