发 帖  
[问答] 请问C6657中PLL Secondary Control Resister应该如何设置?
149 C6657 mcsdk
分享
本帖最后由 一只耳朵怪 于 2018-6-25 15:49 编辑

在C6657的用户手册及MCSDK的例程中,PLL的寄存器SECCTL(PLL Secondary Control Resister)的有效字段都为bypass(bit:23)和output_divide(bit:22--19),而我在调试中从工具Register中看到的却不同,在Register中寄存器SECCTL的有效字段只有pllsecctl(bit:23--16),这让我产生了很大的疑惑,导致我不能确定我现在的程序中的设置是否正确。希望大家帮帮忙,谢谢!
0
2018-6-25 00:02:35   评论 邀请回答
2个回答
你好,请以用户手册为准,PLL的寄存器SECCTL在CCS的Register工具中能看到吗?贴个图片看看。。。
2018-6-25 00:13:56 评论

举报

kingnet_52004 发表于 2018-6-25 00:13
你好,请以用户手册为准,PLL的寄存器SECCTL在CCS的Register工具中能看到吗?贴个图片看看。。。

我确定从工具Registers中看到了PLL的寄存器SECCTL,不知道你为什么会这么问?图我就不贴了,我用的是CCS5.3。谢谢你的回答!
2018-6-25 00:20:18 评论

举报

只有小组成员才能发言,加入小组>>

37个成员聚集在这个小组

加入小组

创建小组步骤

关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表