4周PADS强化班 HOT
林超文手把手教你学!
张飞暑期特训班
教你1000种电路设计思路
年度IP:PFC电源
张飞硬件电路之PFC全集
30天AD项目众筹
参与免费送VIP+原创视频
最全模电系列教程 NEW
运放、ADC、电磁兼容

[问答] FPGA外接DDR3,引脚配置完成后,编译出现如下错误

[复制链接]

实习生

发表于 2018-4-16 16:35:13   721 查看 11 回复 显示全部楼层 倒序浏览
分享
FPGA选用alter公司的cyclone V系列,DDR3外接2片,程序调用DDR3 ip核UniPHY,程序综合编译没有问题,只配置了几个引脚定义,就出现了如下错误:
Error (14566): Could not place 1 periphery component(s) due to conflicts with existing constraints (1 dual-regional clock driver(s))     
        Error (175001): Could not place 1 dual-regional clock driver, which is within DDR3 SDRAM Controller with UniPHY fbone
erro 175001是erro 14566的具体错误,我不太清楚175001这个错误的意思,他的根本原因是因为我的引脚定义导致FPGA内部时钟资源的错误么?
谢谢哪位大神帮我解答一下

标签:FPGA DDR3

实习生

发表于 2018-4-16 17:40:33    楼主|
这个错误是进行工程编译时出现的
回复

点赞 举报

资深工程师

发表于 2018-4-16 19:39:20  
学习学习,在线等。
回复

点赞 举报

技术员

发表于 2018-4-17 18:41:27  
altera对ddr管脚是有限制的,你看看不分配管脚是不是就不报错了,如果是你就要找到是哪个管脚引起你这个错误的再去查手册看看为啥管脚不行!
回复

点赞 举报

实习生

发表于 2018-4-19 18:02:55    楼主|
reallmy 发表于 2018-4-17 18:41
altera对ddr管脚是有限制的,你看看不分配管脚是不是就不报错了,如果是你就要找到是哪个管脚引起你这个错误的再去查手册看看为啥管脚不行!

谢谢您的回答,我这个工程里要控制2组DDR3,发现是内部PLL资源等不够,我现在将一组设为硬控,一组设为软控,硬控的PLL、DLL、OCT设为master,软控设为slave。编译就通过没有问题了!只是请问,这样设计可以么?硬控和软控一个full-rate,一个half-rate,可以共用PLL、DLL和OCT么?谢谢
回复

点赞 举报

实习生

发表于 2018-4-19 18:03:13    楼主|
reallmy 发表于 2018-4-17 18:41
altera对ddr管脚是有限制的,你看看不分配管脚是不是就不报错了,如果是你就要找到是哪个管脚引起你这个错误的再去查手册看看为啥管脚不行!

谢谢您的回答,我这个工程里要控制2组DDR3,发现是内部PLL资源等不够,我现在将一组设为硬控,一组设为软控,硬控的PLL、DLL、OCT设为master,软控设为slave。编译就通过没有问题了!只是请问,这样设计可以么?硬控和软控一个full-rate,一个half-rate,可以共用PLL、DLL和OCT么?谢谢
回复

点赞 举报

技术员

发表于 2018-4-20 11:43:39  
硬核没用过,不过编译过了应该就可以吧,这个就要上板测试啦!!!
回复

点赞 举报

技术员

发表于 2018-4-20 11:46:56  
不知道你画板子了没,建议两片ddr的话可以用一套总线,这样例化一个ip就可以了,增加ip核的dq位宽,就可以控制两片了!
回复

点赞 举报

实习生

发表于 2018-4-20 14:51:15    楼主|
reallmy 发表于 2018-4-20 11:46
不知道你画板子了没,建议两片ddr的话可以用一套总线,这样例化一个ip就可以了,增加ip核的dq位宽,就可以控制两片了!

我已经硬件做好了,我的FPGA一共连接的4块DDR3,分为2组,每组2片DDR3做数据位拓展
回复

点赞 举报

实习生

发表于 2018-4-21 21:31:15  
那个引脚设置下,因为是引脚功能复用,在使用DDR时,改成IO即可,具体操作,在Quartus界面上端,会看到Assignments,然后点开选择Device,打开后,选择Device and Pin Options,打开后,点开Dual-Purpose Pins,在右边界面,把Value值全改成 Use as regular I/O就可以了,在编译应该没错了
回复

点赞 举报

实习生

发表于 2018-4-24 16:34:05    楼主|
a416485164 发表于 2018-4-21 21:31
那个引脚设置下,因为是引脚功能复用,在使用DDR时,改成IO即可,具体操作,在Quartus界面上端,会看到Assignments,然后点开选择Device,打开后,选择Device and Pin Options,打开后,点开Dual-Purpose Pins,在右边界面,把Value值全改成 Use as regular I/O就可以了,在编译应该没错了 ...

您好谢谢您的回答,按照您的建议,我去查看了我的dual-purpose Pin 的设置,是按照您说的设置的,错误依然存在哦!
回复

点赞 举报

实习生

发表于 2018-4-24 16:36:22    楼主|
a416485164 发表于 2018-4-21 21:31
那个引脚设置下,因为是引脚功能复用,在使用DDR时,改成IO即可,具体操作,在Quartus界面上端,会看到Assignments,然后点开选择Device,打开后,选择Device and Pin Options,打开后,点开Dual-Purpose Pins,在右边界面,把Value值全改成 Use as regular I/O就可以了,在编译应该没错了 ...

您好谢谢您的回答,按照您的建议,我去查看了我的dual-purpose Pin 的设置,是按照您说的设置的,错误依然存在哦!
回复

点赞 举报

高级模式
您需要登录后才可以回帖 登录 | 注册

4周PADS强化班 HOT
林超文手把手教你学!
张飞暑期特训班
教你1000种电路设计思路
年度IP:PFC电源
张飞硬件电路之PFC全集
30天AD项目众筹
参与免费送VIP+原创视频
最全模电系列教程 NEW
运放、ADC、电磁兼容
关闭

站长推荐 上一条 /9 下一条

快速回复 返回顶部 返回列表
-

推荐专区

技术干货集中营

专家问答

用户帮助┃咨询与建议┃版主议事

工程师杂谈

项目|工程师创意

招聘|求职}工程师职场

论坛电子赛事

社区活动专版

发烧友活动

-

嵌入式论坛

ARM技术论坛

Android论坛

Linux论坛

单片机/MCU论坛

MSP430技术论坛

FPGA|CPLD|ASIC论坛

STM32/STM8技术论坛

NXP MCU 技术论坛

PIC单片机论坛

DSP论坛

瑞萨单片机论坛

嵌入式系统论坛

-

电源技术论坛

电源技术论坛

无线充电技术

-

硬件设计论坛

PCB设计论坛

电路设计论坛

电子元器件论坛

控制|传感

总线技术|接口技术

-

测试测量论坛

LabVIEW论坛

Matlab论坛

测试测量技术专区

仪器仪表技术专区

-

EDA设计论坛

multisim论坛

PADS技术论坛

Protel|AD|DXP论坛

Allegro论坛

proteus论坛|仿真论坛

EasyEDA-中国人自已的EDA工具

Orcad论坛

-

综合技术与应用

电机控制

智能电网

光电及显示

工程资源中心

汽车电子技术论坛

医疗电子论坛

-

开源硬件

-

无线通信论坛

无线通信技术专区

天线|RF射频|微波|雷达技术

-

IC设计论坛

芯片测试与失效分析

Mixed Signal/SOC[数模混合芯片设计]

Analog/RF IC设计

设计与制造封装测试

-

厂商专区

TI论坛

TI Deyisupport社区

-

检测技术与质量

电磁兼容(EMC)设计与整改

安规知识论坛

检测与认证

-

消费电子论坛

手机技术论坛

平板电脑/mid论坛

音视/视频/机顶盒论坛

-

电子论坛综合区

聚丰众筹官方社区

新人报道区

聚丰供应链

-

论坛服务区

-

供求信息发布

供需广告

电子展览展会专区

芯片求购|供应发布区