发 帖  
[问答] 写FPGA代码时,产生了锁存器有什么影响吗
947 fpga 锁存器
分享
经常看到各种写HDL代码时说要避免生成锁存器,但是在某些情况,我不关心那种情况
即使它生成了锁存器,对我的工程实现也没有什么影响啊,
想请教下各位大神,既然这样,为什么还要避免生成锁存器(if和case的完整结构)
难道仅仅是因为锁存器是时序逻辑,不是单纯的组合逻辑,
但是我只需要实现我的功能,有时序逻辑会有什么不好的影响吗?

谢谢各位大神不吝赐教!
0
2018-1-8 23:54:39   评论 邀请回答

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

高级模式
您需要登录后才可以回帖 登录 | 注册

提问题
关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表