完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
相关推荐
5个回答
|
|
本帖最后由 asuyyy 于 2017-12-14 10:04 编辑
不是一回事。 如果在创建的时候写 reg reg[3:0] 表示为一个reg型数据,位宽为4位 reg[3] reg[2] reg[1] reg[0] 而reg [7:0]reg[3:0] 表示为一组寄存器, 这组寄存器位宽为8位。总共有4个这样的寄存器。 第一个 reg[0][7] reg[0][6] reg[0][5] --------- reg[0][1] reg[0][0] 第二个 reg[1][7] reg[1][6] reg[1][5] --------- reg[1][1] reg[1][0] 第三个 reg[2][7] reg[2][6] reg[2][5] --------- reg[2][1] reg[2][0] 第四个 reg[3][7] reg[3][6] reg[3][5] --------- reg[3][1] reg[3][0] 而reg[3][0]指的就是,第4个寄存器中的第0位。 |
|
|
|
reg[3][0] Verilog中有这写法?我没遇过
|
|
|
|
看到的都是后面的那种 前面的那种编译时会报错的
|
|
|
|
好像不会报错诶
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
200 浏览 0 评论
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上?
322 浏览 0 评论
1301 浏览 1 评论
373 浏览 0 评论
【星嵌电子XQ138F-EVM开发板体验】(原创)8.安全FPGA防御黑客病毒(芯片设计制造级防护)源代码
1389 浏览 0 评论
1070 浏览 22 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 07:41 , Processed in 0.777811 second(s), Total 73, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号