[问答] 关于UCC27324D的输入引脚是否有上拉疑问

夜凉好摘星 ( 楼主 ) 2017-10-10 10:41:19  显示全部楼层
2JLW]8IN9X9$`7CTTD70L.png }764RKCZRYLO{T8C]X$WKKO.png file:///C:\Users\hdw\AppData\Roaming\Tencent\Users\1132869650\QQ\WinTemp\RichOle\}764RKCZRYLO{T8C]X$WKKO.png
如图:用dsp产生pwm波直接驱动mos管,有一次发现将pwm输入信号断开的情况下,即输入pwm-e pwm-f脚悬空,如果外接12v如图,则Q5MOS管处于导通(或者是放大?反正不是截止),导致外接12v回路经q5,变压器负边回路,测量电阻r29导通,此时pwm-e不为0(接近外接电压源电压);
    同时对比试验我也做了一组,不外接电压源,输入引脚e f悬空时,测量输出驱动信号,发现此时输入引脚与输出引脚均为vdd供电电压,这种情况怎么分析呀?
   注释:pwm输入信号接入 不悬空的情况下则驱动输出信号是符合pwm输入信号的,也就是说电路是正常的,没有功能问题,就是悬空输入时的现象很奇怪。。。
    我也不知道10分算不算少,只能是意思下,如果有硬件大神能解释下这种现象的原理,或者有遇见这种现象的也可以讨论下,不甚感激?

奖励10积分

0个回复

您需要登录后才可以回帖 登录 | 注册

本版积分规则


关闭

站长推荐上一条 /9 下一条

小黑屋|手机版|Archiver|电子发烧友 ( 粤ICP备14022951号-2 )

GMT+8, 2018-9-22 13:13 , Processed in 0.583184 second(s), 23 queries , Memcache On.

Powered by 电子发烧友网

© 2015 bbs.elecfans.com

微信扫描
快速回复 返回顶部 返回列表