完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
本帖最后由 weslydreamer 于 2017-9-24 09:24 编辑 出现一个问题,Modelsim仿真的图像没有反应,一直都没有数值,请教是什么问题? 附上源程序,请各位前辈赐教,谢谢! 1)这是VHDL文件: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENtiTY DFF1 IS PORT(CLK:IN STD_LOGIC; D:IN STD_LOGIC; Q:OUT STD_LOGIC); END ENTITY DFF1; ARCHITECTURE bhv OF DFF1 IS SIGNAL Q1:STD_LOGIC; BEGIN PROCESS(CLK,Q1) BEGIN IF CLK'EVENT AND CLK='1' THEN Q1<=D; END IF; END PROCESS; Q<=Q1; END bhv; 2)这是VHDL testbench: LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY DFF1_vhd_tst IS END DFF1_vhd_tst; ARCHITECTURE DFF1_arch OF DFF1_vhd_tst IS CONSTANT period:TIME:=80 ns; SIGNAL CLK : STD_LOGIC:='0'; SIGNAL D : STD_LOGIC; SIGNAL Q : STD_LOGIC; COMPONENT DFF1 PORT ( CLK : IN STD_LOGIC; D : IN STD_LOGIC; Q : BUFFER STD_LOGIC ); END COMPONENT; BEGIN clock_gen:PROCESS(CLK) BEGIN CLK<=not CLK AFTER period/2; END PROCESS; CLK<='0','1' AFTER 60 ns,'0' AFTER 120 ns; D<='0','1'AFTER 120 ns; Q<='1','0'AFTER 120 ns; END DFF1_arch; |
|
相关推荐
1个回答
|
|
Modelsim需要进行什么设置吗
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
284 浏览 0 评论
312 浏览 0 评论
1039 浏览 0 评论
354 浏览 0 评论
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
977 浏览 0 评论
1362 浏览 32 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-19 15:17 , Processed in 0.563455 second(s), Total 67, Slave 49 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号