完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
做了一个使用EPM3064ATC44-10芯片的工程。前仿真一切正常,可以添加波形,可是后仿真就出现问题了。不能添加波形。
# Loading instances from Max3064_v.sdo # ** Fatal: SDF files require Altera primitive library # Time: 0 ps Iteration: 0 Instance: /Max3064_tb File: D:/FPGAProject/Max3064/prj/../testbench/Max3064_tb.v # FATAL ERROR while loading design 求助一下是哪里出现的问题? |
|
相关推荐
3个回答
|
|
|
|
|
|
突然想起来,打开工程的时候会提示
”the device or device family does not support ” 该器件或器件种类不支持逻辑锁定, 我不太懂逻辑锁定是什么意思。难道是这个影响了后仿真的波形添加吗? |
|
|
|
谢谢大佬的分享
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1278 浏览 1 评论
368 浏览 0 评论
【星嵌电子XQ138F-EVM开发板体验】(原创)8.安全FPGA防御黑客病毒(芯片设计制造级防护)源代码
1369 浏览 0 评论
【国产FPGA+OMAPL138开发板体验】(原创)7.硬件加速Sora文生视频源代码
2529 浏览 0 评论
【星嵌-XQ138F-试用连载体验】ARM驱动开发示例,LED亮灭,以及内核编译。
587 浏览 0 评论
1069 浏览 22 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-28 22:43 , Processed in 0.499419 second(s), Total 68, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号