完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
在电路板尺寸固定的情况下,如果设计中需要容纳更多的功能,就往往需要提高PCB的走线密度,但是这样有可能导致走线的相互干扰增强,同时走线过细也使阻抗无法降低。在设计高速高密度PCB时CAM代工优客板需注意串扰(crosstalkinterference),因为它对时序(timing)与信号完整性(signalintegrity)有很大的影响。以下提供几个注意的地方: 1、控制走线特性阻抗的连续与匹配。 2、走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响,找出可容忍的最小间距。不同芯片信号的结果可能不同。选择适当的端接方式。避免上下相邻两层的走线方向相同,甚至有走线正好上下重叠在一起,因为这种串扰比同层相邻走线的情形还大。 3、利用盲埋孔(blind/buriedvia)来增加走线面积。但是PCB板的制作成本会增加。在实际执行时确实很难达到完全平行与等长,不过还是要尽量做到。 4、可以预留差分端接和共模端接,以缓和对时序与信号完整性的影响。 |
|
相关推荐
1个回答
|
|
这个是不错的PCB知识点
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
784 浏览 0 评论
1226 浏览 0 评论
推动SiCMOSFET国产化,华秋获“芯塔电子”优秀媒体合作伙伴奖
1659 浏览 0 评论
2436 浏览 1 评论
1011 浏览 0 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 06:05 , Processed in 0.484782 second(s), Total 68, Slave 52 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号