完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
ENtiTY clkdiv IS
PORT(clk : IN STD_LOGIC; clk_div6 : OUT STD_LOGIC); END clk_div; ARCHITECTURE rtl OF clk_div IS SIGNAL count : STD_LOGIC_VECTOR(1 DOWNTO 0); SIGNAL clk_temp : STD_LOGIC; BEGIN PROCESS(clk) BEGIN IF (clk’event AND clk=’1’) THEN IF(count=”10”) THEN count <= (OTHERS =>’0’); clk_temp <=NOT clk_temp; ELSE count <= count +1; END IF ; END IF ; END PROCESS; clk_div6 <= clk_temp; END rtl; 哪一段程序实现产生占空比是1:1的分频信号??????还有哪里看他实现了多少分频???麻烦解释一下什么是分频器吧大神们 |
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1322 浏览 1 评论
851 浏览 0 评论
1309 浏览 0 评论
推动SiCMOSFET国产化,华秋获“芯塔电子”优秀媒体合作伙伴奖
1735 浏览 0 评论
3203 浏览 1 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 10:41 , Processed in 0.484746 second(s), Total 72, Slave 52 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号