完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
网上找到一个介绍,偏移约束也是一类基本时序约束,规定了外部时钟和数据输入输出引脚之间的相对时序关系,只能用于端口信号,不能应用于内部信号
我现在将一个输入时钟clk0 经过一个DCM 产生 clk1 , 然后 clk1 又经过一个DCM 产生 clk2; 最终给sdram的读写时钟都是这个clk2(Clk_SDp_1),但是约束的时候总是会有warning,说这个约束不起作用; WARNING:timing:3225 - Timing constraint COMP "sd_data_1<5>" OFFSET = OUT 2 ns BEFORE COMP "Clk_SDp_1"; ignored during timing analysis 之前查过好像因为这个约束需要 输入的pad 时钟,但是pad时钟并不是我sdram的读写时钟啊~这个时候我应该怎么约束呢? 希望有经验的前辈能抽出时间给点建议,困扰了一个月了,谢谢!!!! |
|
相关推荐
3个回答
|
|
input clk0 -》 dcm -》 clk1 -》 dcm -》 clk2 -》Clk_SDp_1(sdram)
文字描述有点乱,这个流程比较清晰,就是想约束一下给sdram的数据地址线的偏移,但是一直都不成功 |
|
|
|
试一试set output delay ,不过我调试sdram都没有用时序约束 不知道你要跑多高的速度,
|
|
|
|
我速度跑到163兆,两片sdram,每次监测都只有一个是能够读写完全正确。我先去看下delay怎么用,先谢了! |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
275 浏览 0 评论
1026 浏览 0 评论
343 浏览 0 评论
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
977 浏览 0 评论
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上?
1694 浏览 1 评论
1322 浏览 31 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-18 04:27 , Processed in 0.541639 second(s), Total 72, Slave 54 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号