完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
在一个顶层设计中,调用子模块,实例化时,需要将子模块的端口映射到到顶层的输出端口,其中一个映射会严重拖慢编译时间,目前没有等到编译成功过。
但是:顶层同类的输出端口有两个,同时都是来自相同的子模块的输出,其中一个映射正常,另一个顶层的输出端口按照设计被映射就是异常的。如果,该问题端口被其他的底层信号线映射又是正常的。 请问这个是什么问题啊? 谢谢。 |
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
834 浏览 0 评论
371 浏览 0 评论
1094 浏览 0 评论
382 浏览 0 评论
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
1018 浏览 0 评论
1454 浏览 36 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-25 00:05 , Processed in 0.333207 second(s), Total 38, Slave 31 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号