完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
相关推荐
2个回答
|
|
感谢各位!已经解决问题了,是因为图中的是因为两个模块间的链接线应该是8位的,但是我忘了定义wire [7:0] result_8了。导致result_8是一位的,当我把result_16的高八位付给result_8时,默认就丢了7位
|
|
|
|
已解决
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
598 浏览 0 评论
328 浏览 0 评论
1056 浏览 0 评论
364 浏览 0 评论
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
990 浏览 0 评论
1376 浏览 33 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-20 22:53 , Processed in 0.383671 second(s), Total 39, Slave 32 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号