完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
程序中第一个always块中的9位计数器ref_timer计数到0之后,会重新回到511,等到再被调用的时候,从设定计数值递减。而第二个块中的ref_timer值在第一次递减结束后,会保持在最低值,等再被调用时,从设定计数值开始递减。我想知道其中的区别,谢谢解答!
|
|
相关推荐
1个回答
|
|
//------前提,参考代码注释。
Verilog中always块对于未特别说明的寄存器,一般采用锁存器处理。 //------说明,参考代码修改。 仿真波形里,对于寄存器的值查看方式有多种,unsigned无符号数和signed有符号数。截图里的511其实是-1,这样便于理解。
最佳答案
|
|
5 条评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
174 浏览 0 评论
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上?
266 浏览 0 评论
1296 浏览 1 评论
372 浏览 0 评论
【星嵌电子XQ138F-EVM开发板体验】(原创)8.安全FPGA防御黑客病毒(芯片设计制造级防护)源代码
1386 浏览 0 评论
1070 浏览 22 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 06:36 , Processed in 0.437347 second(s), Total 47, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号