完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
10472
|
本帖最后由 gesper3187 于 2017-5-22 21:35 编辑
整个代码用modelsim验证过没问题，下载到FPGA发现输出不对，然后用signaltap抓波形时发现了问题：我程序的其中一个module用了大量的assign语句，全是靠组合逻辑完成了异或和与的运算（aes算法的S盒运算）。其中end_mux_Aff[5]输出错误，具体逻辑是这样的： 
signaltap： 
可以看到，在同一时刻，bo[1]=0,b_aB=0,b_aC=1,所以根据关系式assign end_mux_Aff = (~bo[1]) ^ b_aB ^ b_aC; end_mux_Aff[5]应该为0，可采集到的波形却为1，这个问题困扰了我好久了。。。。请问各位大大有遇到过吗，是因为竞争的问题吗，可我在同一时刻采到的等号右边的值没问题啊，为什么赋值赋错了呢？ 
0
已退回10积分
|
|
相关推荐
3个回答
|
|
|
时序问题啊，你所有的信号是不是都在同一个时钟域呢，如果不是你给他们变到同一个时钟域上
|
|
|
|
|
|
不懂 也在学习中 ，确实有时候出现各种自己想不明白的问题
|
|
|
2017-5-25 17:13:16
评论
|
|
|
应该是时序问题吧，采样时信号的输入是正确的，但输出可能还没变化或未稳定，导致输出结果错误
|
|
|
2017-8-11 21:54:57
评论
|
|
只有小组成员才能发言，加入小组>>
864个成员聚集在这个小组
加入小组4236 浏览 0 评论
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2402 浏览 1 评论
玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例
3995 浏览 2 评论
玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理
4974 浏览 1 评论
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
4744 浏览 0 评论
1738浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
5924
