FPGA技术的学习方法 已关注 关注问答 36 人已关注

请问我是个普通二本，学习FPGA可以吗？
是否FPGA一定要研究生，或者名牌大学

请小梅哥推荐，如何有效学习和选择什么样的开发板？

请问下小梅哥，FPGA工程师在市场上的的核心竞争力是什么？

你好，能否请教一个问题，基于NI C rio的FPGA的优点是？
我之前一直用的ni的compact daq，最近因为新设备选型而稍稍了解了一点compact rio的东西，但是对fpga没什么了解。看了ni官网资料后，我知道基于labview和ni的硬件，开发fpga应用会比一般fpga开发要快，但不明白都是ni的平台，fpga比其他现成的采集卡加电脑的配置的优势。是定制后更快的响应更小的体积功耗和更低的单价么？谢谢。

在做FPGA设计时，常遇到无法综合或者没能按预期在开发板上正常工作，原因往往不明，一个是文件太多了。二是这些文件还可能是其他人写的，小梅哥遇到这样的问题是如何找到并解决这样的设计错误呢？

Verilog 中定义信号为什么要区分 wire 和 reg 两种类型呢？

学了一段时间的FPGA，还是感觉有点迷茫，感觉学得有点杂，希望能给我一些宝贵的建议，谢谢。

各模块中用多个模块来做逻辑（不是接异步FIFO等），是不是会导致时序变差，系统不稳定？

请问梅哥是否对Arty z7 和OpenFPGAduino这类开源创客型FPGA产品感兴趣，能不能对fpga的开源创客 的未来和对中国FPGA教育的影响说出您的看法。

您好，我是一个在读研究生，本科的时候做过一些FPGA的小项目，毕业设计也与FPGA有关，现在想深入学习FPGA，该怎么样继续呢，没有人指导可以么？

老师您好！我现在初学FPGA，请问您对FPGA就业方向有哪些理解？能否对比分析就业前景？因为FPGA相关的学习知识太多，确定了方向才能更好地专注于自己要学习的内容

亲爱的专家：您们好！
问题如题。如果已经玩了CPLD-EPX240T100这款开发板，那么再起步采用那类的FPGA更好。希望是Altera的系列，价位又比较合理为好。希望是，可以在上边试运行：TFTLCD带触摸屏的控制+外接RAM；可以实现简单图像采集处理成为色斑状图[简化特征图]进行识别处理；实现8~10位高速ADC，实现驱动TFTLCD作为手持示波器和检测频率计。
如果您们觉得目标要求可以实现[时间没有限制]，推荐1款开发板和对应的芯片，谢谢

我以前也是做fpga的，后来感觉周围人做arm嵌入式，或者做安卓java开发的人很多，而做fpga的很少，所以我感觉是不是做这个东西技术方向很窄，做下去没前途？

`timescale 1ns / 1ps

module pid(
                                  clk,
                                  rst,
                                  start,
                                  setpoint,
                                  feedback,
                                  pid_out,
                                  Dir,
                                  finish
);

input clk;
input rst;
input start;

input signed [15:0] setpoint;
input signed [15:0] feedback;        
reg        signed [15:0] error;
reg        signed [15:0] error0;

output reg finish;
output reg signed [15:0] pid_out;
output reg [1:0]  Dir;

reg signed [15:0] pid_out_temp1;
reg signed [15:0] pid_out_temp2;
reg signed [15:0] pid_out_temp;

//-----------------------------------------------------------------------------       
reg start_1,start_2;
always @(posedge clk )begin
   if(!rst) begin
                start_1 <=0;
                start_2 <=0;
        end
        else begin
                        start_1 <= start;
                        start_2 <= start_1;
        end
end

//控制参数
parameter P=3;
parameter D=1;


reg [5:0] state;
always @(posedge clk or negedge rst)
begin
        if(!rst)
                begin
                        state = 0;
                        pid_out =0;  
                        finish=0;
                end
        else
                begin
                        case(state)
                                0:begin
                                        finish=0;
                                        if(start_1 && ~start_2)
                                                state = state + 1'b1;
                                end        
                                1: begin
                                        error0=error;
                                        error=setpoint-feedback;
                                        state = state + 1'b1;
                                end
                                2: begin               
                                        pid_out_temp1=P*error;
                                        pid_out_temp2=D*(error-error0);
                                        state = state + 1'b1;
                                end
                                3:begin
                                        pid_out_temp=pid_out_temp1+pid_out_temp2;
                                        state = state + 1'b1;
                                end
                                4:begin
                                        if(pid_out_temp>2300)
                                                pid_out_temp=2300;
                                        else if(pid_out_temp<-2300)
                                                pid_out_temp=-2300;

                                        state = state + 1'b1;
                                end
                                5:begin
                               
                                        if(pid_out_temp>0)begin
                                                Dir=1;
                                                pid_out=pid_out_temp;
                                        end
                                        else begin
                                                Dir=2;
                                                pid_out=pid_out_temp;
                                        end
                                       
                                        finish=1;
                                        state = state + 1'b1;
                                end
                               
                                6:begin
                               
                                        if(pid_out>0)begin
                                                pid_out=pid_out>>>3;
                                        end
                                        else begin
                                                pid_out={pid_out[15],(~pid_out[14:0]+1)>>>3};
                                        end
                                        state = state + 1'b1;
                                end
                               
                                7:begin
                                        finish=0;
                                        state = 0;
                                end
                                default:;
                        endcase
                end
end

endmodule

？？？？？？？？？？？？？

我也想学

本人是新手哈，刚刚接触FPGA不到两周，本身也不是电子专业的，在痛苦地学习了Verilog之后发现，咦~~~，有个叫microblaze的东西，在上面可以直接跑C程。那么通过它跑C程和直接用Verilog程序去实现同一个功能，两者各有什么优势和劣势呢？针对我现在做的一个机器人项目（就是处理一些传感器如雷达、摄像机、陀螺仪等等采集的信号，然后控制步进电机），哪一种更好呢？谢谢大神。

有DSP基础但是不知道怎么才能快速入门FPGA，网上这么多资料和视频，不知道哪个才是对我这个初学者是最好的，老师求指导，用哪本书比较好

老师好，我希望了解到ISE或者Quartus的软件使用方面的教材。目前手中的这本书只是给出代码、testbench、仿真结果和一部分综合结果，但是对于如何在软件中进行实际操作没给出来。我自己只会一些ISE基本的综合和仿真的操作，希望能了解一些结合ISE软件的适合新手的书