[代码] 对特权FPGA控制ADC TLC549逻辑代码疑问

[复制链接]

实习生

发表于 2016-12-26 15:19:50   851 查看 1 回复 显示全部楼层 倒序浏览
分享
在学习《SF-CY3 FPGA套件开发指南Ver7.20 (by特权同学).pdf》,第6.6 逻辑(Verilog)实例7——基于In-System Sources and Probes Editor的AD采集一节时,对其中的一段代码不是很理解,希望大家帮帮忙,在下不胜感激。

module tlc549(
            clk,rst_n,
            adc_data,adc_cs_n,adc_clk
        );
        
input clk;                //25MHz
input rst_n;
input adc_data;
output adc_cs_n;
output adc_clk;


/*************************   50分频计数  *********************************/

reg[5:0] cntus;    //2us

always@(posedge clk or negedge rst_n)
    if(!rst_n)
        cntus <= 6'd0;
    else if((cntus < 6'd49)&&(cstate != IDLE))
        cntus <= cntus + 1'b1;
    else cntus <= 6'd0;

wire dchag_flag = (cntus == 6'd0);        //ADC时钟下降沿标志位,高有效1个时钟周期
wire dlock_flag = (cntus == 6'd24);        //ADC时钟上升沿标志位,高有效1个时钟周期

/************************************************************************/

parameter    IDLE        =3'd0,
                TSUDL        =3'd1,
                START        =3'd2,
                DTRAN        =3'd3,   
                STOP        =3'd4,
                TWHDL        =3'd5;
               
reg[2:0] bitnum;                    //采样数据位寄存器
reg[4:0] d17uscnt;                //两次采集数据读取操作的间隔延时计数器,TLC549 > 17us
reg[7:0] adc_dinr;                //模数转换数据寄存器
reg[7:0] adc_dinlock;            //模数转换数据寄存器,用于实时串行数据的锁存
reg[2:0] cstate,nstate;

//状态迁移
always@(posedge clk or negedge rst_n)
    if(!rst_n)
        cstate <= IDLE;
    else
        cstate <= nstate;

//数据采集位的控制,用于准确定位当前采样的ADC数据位        
always@(posedge clk or negedge rst_n)
    if(!rst_n)
        bitnum <= 3'd0;
    else if(nstate == IDLE)
        bitnum <= 3'd7;
    else if((nstate == DTRAN)&&dlock_flag)
        bitnum <= bitnum - 1'b1;   
        
//两次读取操作的间隔延时计数逻辑
always@(posedge clk or negedge rst_n)
    if(!rst_n)
        d17uscnt <= 5'd0;
    else if((nstate == TWHDL)&&dchag_flag)
        d17uscnt <= d17uscnt + 1'b1;
    else if(nstate == IDLE)
        d17uscnt <= 5'd0;

//定时ADC读取操作状态控制        
always@(cstate or dchag_flag or bitnum or d17uscnt)
    case(cstate)
        IDLE:        nstate <= TSUDL;
        TSUDL:    if(dchag_flag)
                        nstate <= START;
                    else
                        nstate <= TSUDL;
        START:    if(dchag_flag)
                        nstate <= DTRAN;
                    else
                        nstate <= START;
        DTRAN:    if(dchag_flag&&(bitnum == 3'd7))
                        nstate <= STOP;
                    else
                        nstate <= DTRAN;
        STOP:        if(dchag_flag)
                        nstate <= TWHDL;
                    else
                        nstate <= STOP;
        TWHDL:    if(dchag_flag&&(d17uscnt == 5'd18))
                        nstate <= IDLE;
                    else
                        nstate <=TWHDL;
        default:    nstate <= IDLE;
    endcase
   
//数据逐位锁存
always@(posedge clk or negedge rst_n)
    if(!rst_n)
        adc_dinlock <= 8'h00;
    else if((nstate == DTRAN)&&dlock_flag)
        adc_dinlock[bitnum] <= adc_data;
        
//完成1次数据采集后,锁存最新数据        
always@(posedge clk or negedge rst_n)
    if(!rst_n)
        adc_dinr <= 8'h00;
    else if(nstate == STOP)
        adc_dinr <= adc_dinlock;
        

assign adc_cs_n = ~((cstate == DTRAN)|(cstate == START)|(cstate == TSUDL));

/*************************   ADC时钟产生逻辑  *********************************/
reg adc_clkr;        //1MHz

always@(posedge clk or negedge rst_n)
    if(!rst_n)
        adc_clkr <= 1'b0;
    else if((nstate == DTRAN)&&(cntus > 5'd12))
        adc_clkr <= 1'b1;
    else
        adc_clkr <= 1'b0;
        
assign adc_clk = adc_clkr;
/*******************************************************************************/   

   
//In—System Source and Probes Edition例化
mydebug mydebug_inst(
            .probe(adc_dinr),
            .source()
        );   
        
        
        
endmodule

以上代码蓝色部分  else if((nstate == DTRAN)&&(cntus > 5'd12)) 这句如何理解,这个 5'd12这个数值是哪来的?


技术员

发表于 2017-8-29 20:02:48  
就是上面2us计数那里来的,产生8个SPI 的时钟来传输数据,但是cntus >5'd24 更加合理
回复

点赞 举报

高级模式
您需要登录后才可以回帖 登录 | 注册

关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表
-

推荐专区

技术干货集中营

专家问答

用户帮助┃咨询与建议┃版主议事

我的提问

工程师杂谈

工程师创意

工程师职场

论坛电子赛事

社区活动专版

发烧友活动

-

嵌入式论坛

ARM技术论坛

Android论坛

Linux论坛

单片机/MCU论坛

FPGA|CPLD|ASIC论坛

DSP论坛

嵌入式系统论坛

-

电源技术论坛

电源技术论坛

无线充电技术

-

硬件设计论坛

PCB设计论坛

电路设计论坛

电子元器件论坛

控制|传感

总线技术|接口技术

-

测试测量论坛

LabVIEW论坛

Matlab论坛

测试测量技术专区

仪器仪表技术专区

-

EDA设计论坛

multisim论坛

PADS技术论坛

Protel|AD|DXP论坛

Allegro论坛

proteus论坛|仿真论坛

EasyEDA-中国人自已的EDA工具

Orcad论坛

-

综合技术与应用

电机控制

智能电网

光电及显示

参考设计中心

汽车电子技术论坛

医疗电子论坛

-

开源硬件

DFRobot专区

树莓派论坛

智能硬件论坛

开发快智能硬件开发平台

Intel物联网开发者专区

Waveshare

乐美客SBC专区

Arduino论坛

BeagleBone论坛

机器人论坛

创客神器NanoPi

小钢炮CANNON

比派科技banana pi专区

-

无线通信论坛

无线通信技术专区

天线|RF射频|微波|雷达技术

-

IC设计论坛

芯片测试与失效分析

Mixed Signal/SOC[数模混合芯片设计]

Analog/RF IC设计

设计与制造封装测试

-

个人版区

阿东Verilog技术专版

直流马达驱动电路设计

LabVIEW英雄联盟

特权同学FPGA专区

-

厂商专区

灵动微电子 MM32

盈鹏飞嵌入式

TI论坛

TI Deyisupport社区

芯灵思嵌入式论坛

Tisan

米尔科技

庆科社区

WIZnet技术专区

Cypress技术论坛

飞凌嵌入式

Qualcomm技术论坛

英创嵌入式

机智云GoKit论坛

-

检测技术与质量

电磁兼容(EMC)设计与整改

安规知识论坛

检测与认证

-

消费电子论坛

手机技术论坛

平板电脑/mid论坛

音视/视频/机顶盒论坛

-

电子论坛综合区

聚丰众筹官方社区

新人报道区

聚丰供应链

-

论坛服务区

-

供求信息发布

供需广告

招聘┃求职发布区

电子展览展会专区