完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
1个回答
|
|
检查danging lines、via时出现Report methodology:
- Dangling lines have at least one end not connected. - Dangling vias have one or no connection - Plus are not a test, thieving or netshort property via. - Antenna vias do not have connections on their start and end layers. - Plus they are not a thieving vias. - Optionally, VOLTAGE nets, testvias and through vias can be suppressed with the environment variable report_antennavia. - Section may be suppressed by variable report_noantennavia. - Not part of the current partition. - To suppress items in dangle report add the OK_DANGLE property to the via or connect line. 该怎么解决这个问题? |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
63020 浏览 288 评论
4858 浏览 1 评论
25748 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
9069 浏览 11 评论
Cadence 17.2的brd能有什么方法用16.6的打开吗?
33480 浏览 2 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 01:10 , Processed in 0.301657 second(s), Total 40, Slave 34 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号