完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
`各位大侠好，小弟最近在走一个DDR3的布线，数据线等长做到了+/-5mil,可地址线和控制线由于空间不够，只能做到+/-200mil，这样布线有问题吗？设计的板子是4层板，中间两层是电源和地，为了保持参考平面的完整性，中间两层不能走线。看了很多的书籍和设计要求，有的说是要求在20mil，有的说地址线要求不高，差别大点也问题不大。小弟以前没有从事过相关的设计，请求各位大侠能够指点迷津，非常感激！
` 
1
|
|
相关推荐
12个回答
|
|
|
顶上去，求帮忙
|
|
|
|
|
|
没人帮忙啊，大侠都哪里去了
|
|
|
|
|
|
我也没做过这方面的设计，出于好奇，同求大神回复
|
|
|
|
|
|
|
|
|
|
|
|
DDR 的设计 一般数据线没有必要控制在+-5，控个+-20就可以了，地址线必须要控制+-200 其实问题不大 但正常设计都是在100以内。个人设计经验值，具体还是看看芯片资料，一般会有详细介绍
|
|
|
2015-9-1 15:21:37
评论
|
|
|
不行不行不行不行不行不行不行不行不行不行不行不行不行不行不行不行不行不行不行不行不行不行不行
|
|
|
|
|
|
数据线控制在正负5，地址控制在正负100
|
|
|
|
|
|
通常地址线在±100
|
|
|
|
|
|
帮你置顶了，希望有人帮助到你，如果问题解决可以把心得分享一下
|
|
|
2018-7-4 09:06:19
评论
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Data line 與ADD/CMC/Ctrl 要分層也就是Data走top ,ADD/CMC/Ctrl 就要走bottom,若data走bottom,ADD/CMC/Ctrl 須走top, 重要的一點data 要reference gnd,ADD/CMC/Ctrl 可reference power
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
63629 浏览 289 评论
4882 浏览 1 评论
26250 浏览 2 评论
李增老师：Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
9589 浏览 11 评论
Cadence 17.2的brd能有什么方法用16.6的打开吗？
34053 浏览 2 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
19424
淘帖
13960
