完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
最近用到异步FIFO,发现其中的show-ahead模式很有意思。如下图,对FIFO IP核仿真后,可以看到在写请求信号上升沿两个时钟周期后数据被写入,三个时钟周期后FIFO输出端就有数据输出,而不需要读请求信号,但是只有当发出读请求信号时输出端的数据才会更新,且在读信号上升沿到来后立即更新(比normal mode 快了一个时钟周期)。见下图: |
|
相关推荐
|
|
429 浏览 0 评论
312 浏览 0 评论
1039 浏览 0 评论
354 浏览 0 评论
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
990 浏览 0 评论
1362 浏览 33 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-19 23:29 , Processed in 0.597367 second(s), Total 56, Slave 44 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号