完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我已经查阅了KCU105用户指南[UG917(v1.8)2017年7月26日],附录D“主约束文件列表”。
我还生成了DDR4内核(使用Vivado 2016.4)及其示例设计,包括约束文件example_design.xdc。 不幸的是,这两个来源的信息似乎是矛盾的。 举两个例子, 信号DQ [0] 在ug917中,DQ [0]是AE23(AE23是示例设计中的ADR [7])。 在示例设计中,DQ [0]是AM22(AM22是ug917中的DQ [31])。 300MHz时钟(sys_clk_p或SYSCLK_300_P) 在ug917中,SYSCLK_300_P是AK17(AK17在示例设计中是DQ [17]) 在示例设计中,sys_clk_p是AJ23(AJ23是ug917中的DQ [10])。 这两个来源特别是关于KCU105板(不是通用默认值)。 我应该相信哪一个? 谢谢 乔 |
|
相关推荐
5个回答
|
|
|
|
|
|
如果您将项目和IP设置设置为KCU105,我认为它将与文档的引脚排列相同。
|
|
|
|
|
|
|
|
|
|
|
|
很抱歉延迟回复。
是的,最后一个建议使问题消失了 - 字面意思。 所有明确的引脚位置都从约束文件中消失了,并且每个引脚都被一个约束所取代,实际上它们应该转到董事会应该去的任何地方。 虽然示例设计仍然没有为我综合。 Vivado表示,两个引脚(来自内核的校准完整引脚和来自测试平台的通过/失败引脚)没有指定IOSTANDARD,我找不到成功通过的方法。 所以我害怕我放弃了,而是去了我自己的设计,我成功地工作了(虽然我有另外一个问题,我会在一个单独的线程上询问), 谢谢您的帮助。 乔 |
|
|
|
只有小组成员才能发言,加入小组>>
2134 浏览 7 评论
2589 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2062 浏览 9 评论
3135 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2166 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
399浏览 1评论
1503浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2163浏览 0评论
495浏览 0评论
1618浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-28 21:01 , Processed in 1.097299 second(s), Total 80, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号