完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在使用Vivado 2014.2。
我添加了ZYNC IP核和AXI USB2设备IP核。 我知道我要将USB IP连接到的引脚。 我尝试添加它们,发现我无法将它们连接到打击垫,因为ZYNC IP核已经定义了它们。 它在大型FIXED_IO阵列/缓冲器/寄存器中定义了我想要的引脚。 这些是我想要连接到我的AXI USB2设备IP核的人: MIO 28 USB 0 数据[4] LVCMOS 1.8V 慢 残 进出 MIO 29 USB 0 DIR LVCMOS 1.8V 慢 残 在 MIO 30 USB 0 STP LVCMOS 1.8V 慢 残 出 MIO 31 USB 0 NXT LVCMOS 1.8V 慢 残 在 MIO 32 USB 0 数据[0] LVCMOS 1.8V 慢 残 进出 MIO 33 USB 0 数据[1] LVCMOS 1.8V 慢 残 进出 MIO 34 USB 0 数据[2] LVCMOS 1.8V 慢 残 进出 MIO 35 USB 0 数据[3] LVCMOS 1.8V 慢 残 进出 MIO 36 USB 0 CLK LVCMOS 1.8V 慢 残 在 MIO 37 USB 0 数据[5] LVCMOS 1.8V 慢 残 进出 MIO 38 USB 0 数据[6] LVCMOS 1.8V 慢 残 进出 MIO 39 USB 0 数据[7] LVCMOS 1.8V 慢 残 进出 但是我似乎无法连接它们。 也许是因为USB封装上的端口只有1位宽,而FIXED_IO_MIO是54位宽? 我也想知道这是否与必须设置逻辑以处理将输入数据转换为data_i并将数据输出到data_o有关。 我的问题的根源是如何设置USB以在我的主板上工作。 感谢您的时间, 凯伦B. |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
2134 浏览 7 评论
2590 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2063 浏览 9 评论
3135 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2166 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
399浏览 1评论
1504浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2164浏览 0评论
495浏览 0评论
1618浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 18:14 , Processed in 0.940250 second(s), Total 72, Slave 56 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号