完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
芯片采用的ep4ce6e22c8n。由于应用需要,我这边将100M的输入倍频成200M,采用的quartus里的altpll来设定频率,奇怪的是我这边两块类似的板子只有一块能倍频成功,另一块反而速度降低了一千倍左右,唯一的区别就是外接晶振的输入,一个板子接的clk0脚,另一块接的clk4脚,现在已经确认两块板子都是好的,求大神解惑具体原因?真实因为外接晶振的位置不同么?
|
|
相关推荐
1个回答
|
|
IP核生成不了?还是说生成的频率和设定的频率不一样?
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
284 浏览 0 评论
312 浏览 0 评论
1039 浏览 0 评论
354 浏览 0 评论
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
977 浏览 0 评论
1350 浏览 32 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-19 09:50 , Processed in 0.536006 second(s), Total 69, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号