完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
亲爱的，
流水线SRAM的数据表（例如部分CY7C1382KV33）在第8页的“单读访问”段落中表示，支持连续的读周期。一个读周期有一个延迟2个时钟周期。 这是否意味着你可以每2个CLK周期做一个读周期，或者你可以在每个CLK周期启动一个读周期吗？ 谢谢和问候， 托马 以上来自于百度翻译 以下为原文 Dear, The datasheet of a pipelined SRAM (for example part CY7C1382KV33) states in the "Single Read Accesses" paragraph on page 8, that Consecutive read cycles are supported. One single read cycle has a lantency of 2 Clk cycles. Does this mean you can do a read cycle every 2 Clk cycles, or can you initiate a read cycle every Clk cycle? Thanks and best regards, Toma 
0
|
|
相关推荐
2个回答
|
|
|
嗨，托马，
你可以开始一个读周期的每一个时钟周期如果你想执行回读。您也可以验证这26页上的数据表图7，我们已经连续一个实例读取。 谢谢和问候， 普拉迪普塔 以上来自于百度翻译 以下为原文 Hi Toma, You can initiate a read cycle every Clk cycle if you want to perform back to back reads. You can also verify this in the datasheet on page 26, Figure 7, where we have shown one instance of consecutive reads. Thanks and Regards, Pradipta. |
|
|
|
|
|
嗨，托马，
初始延迟之后，你可以在每个时钟周期读取数据。参考时序图“图7”。读/写周期时序”在数据表26页（http://www.cypress.com/file/226446/download）。请检查数据如何从位置“A1”和“A2”读出来。 苏德什 以上来自于百度翻译 以下为原文 Hi Toma, After the initial delay, you can read data at every clock cycle. Refer the timing diagram "Figure 7. Read/Write Cycle Timing" on page 26 of the datasheet (http://www.cypress.com/file/226446/download ). Please check how data from locations 'A1' and 'A2' are read out. -Sudheesh |
|
|
|
|
只有小组成员才能发言，加入小组>>
715个成员聚集在这个小组
加入小组1896 浏览 1 评论
1651 浏览 1 评论
3401 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗？
1567 浏览 6 评论
1379 浏览 1 评论
CX3连接Camera修改分辨率之后，播放器无法播出camera的画面怎么解决？
180浏览 2评论
179浏览 2评论
使用stm32+cyw43438 wifi驱动whd，WHD驱动固件加载失败的原因？
318浏览 2评论
344浏览 1评论
58浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1977
评论
淘帖
1371
