完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
相关推荐
4个回答
|
|
给个 图看看咯
|
|
|
|
|
|
|
|
测量每一个管脚的阻抗或到地管压降。FPGA比较脆弱,冬天的时候静电比较厉害,不要乱摸没有焊接的芯片。很容易被静电击穿的。
|
|
|
|
你好,我看手册上的TDO没有上拉,直接芯片与jtag脚相连,但是看论坛上有些原理图是把TDO也上拉了,不知道你有设计过这代芯片,我这几天把jtag4脚和tms,tdi脚都飞线上拉到3.3也连不上。。。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
222 浏览 0 评论
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上?
354 浏览 0 评论
1303 浏览 1 评论
373 浏览 0 评论
【星嵌电子XQ138F-EVM开发板体验】(原创)8.安全FPGA防御黑客病毒(芯片设计制造级防护)源代码
1391 浏览 0 评论
1080 浏览 23 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 20:11 , Processed in 0.414056 second(s), Total 72, Slave 54 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号