完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
单位之前的项目一直用原理图做开发,现在觉得不宜进行大型开发,想把之前的工程里的文件全部转化为verilog代码,即将原有的.sch文件转化为.v文件,ISE有这种自动转化的功能吗?还是有别的方法?
|
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
842 浏览 0 评论
373 浏览 0 评论
1098 浏览 0 评论
390 浏览 0 评论
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
1027 浏览 0 评论
1472 浏览 37 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-26 01:44 , Processed in 0.499637 second(s), Total 68, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号