完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
` 本帖最后由 辛底里的故事 于 2017-5-27 19:05 编辑
程序如下: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity fenpin is port(clk:in std_logic; clk1,clk0:out std_logic); end fenpin; architecture arch of fenpin is signal clk_mid0,clk_mid:std_logic; begin process(clk) variable data:integer range 0 to 25000; begin if clk'event and clk='1' then if data=25000 then data:=0; clk_mid0<=not clk_mid0; else data:=data+1; end if; end if; clk0<=clk_mid0; end process; process(clk) variable data:integer range 0 to 625; begin if clk'event and clk='1'then if data=625 then data:=0; clk_mid<=not clk_mid; else data:=data+1; end if; end if; clk1<=clk_mid; end process; end arch; 我看书上写着,要接入一个50mhz的晶振电路,晶振电路的模块是怎么来的?具体怎么做呀?我不太懂 ` |
|
相关推荐
3个回答
|
|
那肯定是你逻辑有问题
|
|
|
|
|
|
|
|
你写激励信号了吗?50MHz的时钟是激励信号里面给出来的,没有激励信号怎么会出波形呢
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
222 浏览 0 评论
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上?
354 浏览 0 评论
1303 浏览 1 评论
373 浏览 0 评论
【星嵌电子XQ138F-EVM开发板体验】(原创)8.安全FPGA防御黑客病毒(芯片设计制造级防护)源代码
1391 浏览 0 评论
1079 浏览 23 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 17:18 , Processed in 0.549081 second(s), Total 71, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号