完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
相关推荐
2个回答
|
|
process(clk, rst )
begin if rst = '1' then count <= 0; pin_out_o <= '1'; elsif rising_edge(clk) then if pin_in_fall = '1' then pin_out_o <= '1'; elsif count = 5 then pin_out_o <= '0'; count <= 0; elsif pin_out_o = '1' then count <= count + 1; end if; end process; pin_out <= pin_out_o; process(clk, rst ) begin if rst = '1' then temp1 <= '0'; temp2 <= '0'; elsif rising_edge(clk) then temp1 <= pin_in; temp2 <= temp1; end if; end process; pin_in_fall <= not temp1 and temp2; |
|
|
|
library IEEE;
use IEEE.STD_LOGIC_1164.ALL; use IEEE.std_logic_unsigned.all; use IEEE.std_logic_arith.all; entity latch_A is PORT( pin_in :IN STD_LOGIC; --输入 clk :IN STD_LOGIC; --输入主频 pin_out :OUT STD_LOGIC --输出管脚 ); end latch_A; architecture Behavioral of latch_A is SIGNAL output_reg:STD_LOGIC:='0'; --signal cnt: STD_LOGIC_VECTOR(2 downto 0); BEGIN PROCESS VARIABLE cnt: INTEGER:=0;--to 5; BEGIN WAIT UNTIL(RISING_EDGE(clk)); IF pin_in='0' THEN --IF (pin_in'event AND pin_in='1') THEN --AND cnt=5 THEN --下降沿检测不能用多个状态 只有一个IF --IF falling_edge(pin_in) THEN IF cnt=20 THEN --cnt:=0; output_reg<='0'; ELSE --IF cnt<"101" THEN cnt:=cnt+1; output_reg<='1'; --END IF; END IF; ELSE IF pin_in='1' THEN output_reg<='0'; cnt:=0; END IF; END IF; END PROCESS; pin_out<=output_reg; end Behavioral; 这是自己的代码,但是输出不稳定 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
174 浏览 0 评论
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上?
266 浏览 0 评论
1296 浏览 1 评论
372 浏览 0 评论
【星嵌电子XQ138F-EVM开发板体验】(原创)8.安全FPGA防御黑客病毒(芯片设计制造级防护)源代码
1386 浏览 0 评论
1070 浏览 22 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-3-29 05:55 , Processed in 0.305044 second(s), Total 39, Slave 32 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号