发 帖  
[问答]

为什么在FPGA中读取FIFO时,读的第一个数据和第二个数据之间会有两个时钟周期的延迟呢?

11225 Verilog
1.png
已退回20积分
2017-4-30 10:00:03   评论 分享淘帖 邀请回答
6个回答
2017-4-30 11:27:36 评论

举报

2017-5-8 00:28:04 评论

举报

2017-6-13 23:30:47 评论

举报

2017-6-16 16:59:03 评论

举报

2017-6-18 10:18:47 评论

举报

2017-6-18 22:09:00 评论

举报

头像被屏蔽

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@hauqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表