完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
always@(posedge clk_1Hz or negedge rst )
begin if (!rst)current_state=2'b00; else current_state<=next_state; end always@(current_state) case (current_state) s0: next_state<=s1; s1: next_state<=s2; s2: next_state<=s3; s3: next_state<=s0; default : next_state<=s0; endcase always@(current_state ) case (current_state) s0:led<=2'b00; s1:led<=2'b01; s2:led<=2'b10; s3:led<=2'b11; default : led<=2'b00; endcase |
|
相关推荐
2个回答
|
|
仿真图呢。。。贴上来采好分析啊!!!谁知道是不是tb写错了!
|
|
|
|
看一下current_state这个变量,你的状态机应该没走进那几个状态,只走到了default里面。仿真波形里找到current_state右键add到波形里看看。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
828 浏览 0 评论
367 浏览 0 评论
1089 浏览 0 评论
380 浏览 0 评论
FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介
1013 浏览 0 评论
1442 浏览 35 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-24 14:40 , Processed in 0.494021 second(s), Total 71, Slave 54 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号