FPGA|CPLD|ASIC论坛

今日发帖：0 |总共 13491

+ 关注

版主：

Mill 梅雪松卿小小_9e6 蛙蛙蛙

最新回复最新发表最多查看最多回复精华高分悬赏零回复

IBUF和OBUF在FPGA中有什么作用呢？ attach_img

段军 12-04 11:29 6 回答 31881阅读

关于Altera公司的DK-N2EVAL-3C25N的相关问题

fuzhiqiannian 10-11 10:41 0 回答 2238阅读

Quartus II中元件例化问题？求助

连栋 10-18 11:17 4 回答 10479阅读

最近有个比赛需要用到verilog语言的知识，求助大神们

你说我女神 10-10 20:13 0 回答 2409阅读

old<=new语句综合错误，向各位大侠请教

whw3245906 10-11 09:56 4 回答 2502阅读

求一个verilog写的RS232收发3个字节的代码啊！

伍宇恒 06-25 12:07 3 回答 3556阅读

麻烦帮我看看哪里错了，好多错误都是timescale那里报错，谢谢 attach_img

luwenhuei1 10-09 16:50 1 回答 3196阅读

quratus对bdf文件做时序分析。

nzchh 10-08 20:15 0 回答 2894阅读

QuartusII中四选一选择器波形仿真问题 attach_img

咫尺天涯001 06-15 10:53 7 回答 10847阅读

FPGA 中的Block Diagram能直接联合Modelsim仿真吗？ attach_img

Lionel_Messi 10-08 17:14 1 回答 2050阅读

在做FFT IP核的仿真时遇到问题，居然不能生成FFT的仿真文件，求解答 attach_img

zhlw2016 09-03 14:14 16 回答 9427阅读

Xilinx ISE安装时出现错误：Xsetup已停止运行 attach_img

legendeng 10-06 23:42 1 回答 6904阅读

第一次使用quartus prime，仿真时钟问题 attach_img

薛定谔的猫还没死 10-07 15:08 6 回答 10947阅读

vhdl的语法问题

李列恩 10-19 13:56 2 回答 2196阅读

NIOS II中[Target Connection]: Connected system ID hash not found on target at expected base address.，求解 attach_img

h1654155701.4888 10-04 21:05 0 回答 8702阅读

ucf约束问题

335345890 10-04 17:31 0 回答 4600阅读

输入输出同步问题 attach_img

x282718048 10-10 20:07 19 回答 5203阅读

求问为什么在使用chipscope的时候时钟连不上？ attach_img

wenjiaying 04-07 17:16 2 回答 5184阅读

求问寄存器保持时间不够为什么可以通过降低电平解决？

LOOK丶LOOK 09-28 21:12 0 回答 3503阅读

UART发送程序的问题。 attach_img

xuyakun 09-28 20:00 0 回答 2880阅读

求助关于FPGA jtag下载

沈金海 09-28 21:24 2 回答 3410阅读

ISE编译不过但不报错 attach_img

段军 05-11 16:20 6 回答 7356阅读

Quartus 15.1即Quartus Prime Standard无法识别devices attach_img

刘兮 02-23 15:54 3 回答 12239阅读

全彩色LED显示屏

黎释 02-23 15:51 4 回答 5671阅读

FPGA以太网数据传输

bobo 03-09 17:44 2 回答 4950阅读

并行LFSR与串行LFSR的问题 attach_img

陆工 09-25 09:04 1 回答 2264阅读

quartus 11.0安装不了，求解答 attach_img

微微ww 07-21 19:26 5 回答 9257阅读

求教 Vivado 问题！vivado 2015.3 generate bitstream 后报错？

daisy 09-23 11:36 0 回答 5412阅读

板子资料很乱要怎么梳理？

丶山上打老虎 09-23 20:35 3 回答 2589阅读

求解释SPI代码，有几点不明白

李乐乐 09-23 09:57 1 回答 2629阅读

1 ...上一页 69 707172 ... 180 / 180 页下一页

提问题	发经验
发资料	发讨论

活跃回答者查看全部

子话题

FPGA ASIC CPLD 编程规范 USB3.0 Verilog Quartus 人工智能仿真英特尔

联系我们@电子发烧友小助手

违法和不良信息举报：0755-83143975

儿童色情信息举报专区

搜索历史

FPGA|CPLD|ASIC论坛

版主：

活跃回答者 查看全部

推荐小组

子话题

联系我们@电子发烧友小助手

站长推荐 /6

活跃回答者查看全部