发帖

FPGA|CPLD|ASIC论坛

FPGA|CPLD|ASIC论坛

今日发帖：0 |总共 13493

+ 关注

版主：

Mill 梅雪松卿小小_9e6 蛙蛙蛙

最新回复最新发表最多查看最多回复精华高分悬赏零回复

[无满意答案]

FPGA中一个或门的延时有多少？会不会大于350ps？

h1654155275.5741 04-23 14:30 1 回答 2927阅读

[无满意答案]

请问如何用CPLD扩展单片机IO口，能扩展ADC通道吗？

李英 04-23 14:28 1 回答 2943阅读

[无满意答案]

请问CPLD/FPGA上电初始时IO口的状态是怎么样的呢？

张玉兰 04-23 14:27 1 回答 2752阅读

[无满意答案]

在FPGA的开发中如何对inout信号进行赋值？

河神大人 04-23 14:25 1 回答 2703阅读

[无满意答案]

如何实现单片机与CPLD通讯呢？

最强海贼王 04-23 14:23 1 回答 2641阅读

[无满意答案]

请问CPLD或者FPGA能够实现任意的IO口对联吗？

而无返还 04-23 14:20 1 回答 2509阅读

[无满意答案]

什么是FPGA里面的乒乓机制？

李芳 04-23 14:14 1 回答 2523阅读

[无满意答案]

请问一下FPGA的LUT到底是如何实现逻辑功能的？

王燕 04-23 14:13 2 回答 2500阅读

[无满意答案]

CPLD或FPGA扩展IO口与处理器自带IO的区别？

张燕 04-23 14:10 1 回答 2453阅读

[无满意答案]

请问为什么pynq纯pl端驱动hdmi结果无信号呢？

jf_22433833 04-23 14:10 1 回答 1679阅读

[无满意答案]

为什么FPGA可以用来实现组合逻辑电路和时序逻辑电路呢？

李伟 04-23 11:53 1 回答 2399阅读

[无满意答案]

FPGA和CPLD到底有什么区别？求具体例子说明

张丽 04-23 11:50 2 回答 2393阅读

[无满意答案]

用FPGA往SRAM芯片中写数据重复写多次才能写是怎么回事呢？

李敏 04-23 11:46 1 回答 2223阅读

[无满意答案]

FPGA重复读取同步SRAM所有地址数据出错可能是哪些原因？

李艳 04-23 11:45 1 回答 2114阅读

[无满意答案]

对哪些信号需要进行FPGA时序上的约束啊？

刘润生 04-23 11:42 1 回答 2087阅读

[无满意答案]

请问一下FPGA如何实现别的芯片的管脚连接的呢？

王利祥 04-23 11:40 2 回答 2077阅读

[无答案]

请问一下FPGA如何实现别的芯片的管脚连接的呢？

石玉兰 04-23 11:39 0 回答 1925阅读

[无满意答案]

FPGA的reset信号需要加什么SDC约束呢？

郑成枝 04-23 11:38 1 回答 1859阅读

[无满意答案]

在FPGA中模拟SPI接口要如何保证这个时序要求呀？

李杰 04-23 11:37 4 回答 1896阅读

[无满意答案]

FPGA系统设计中应该如何设计两片之间的通信？

刘敏 04-23 11:33 6 回答 1813阅读

[无满意答案]

黑金Xilinx7020扩展板PCB出板文件

张立彬 04-19 12:48 1 回答 1375阅读

[无满意答案]

对于有两块flash的xilinx fpga，vivado中是否可以指定烧录哪个flash

jf_81714052 04-19 12:47 1 回答 1388阅读

[无满意答案]

夏宇闻老师书第17章一个例子仿真的问题

chenbingjy 06-14 16:46 1 回答 2240阅读

[已解决]

用Verilog如何给数组赋值

chenbingjy 04-15 17:34 1 回答 1419阅读

[已解决]

CPLD驱动tlc5615的问题

chenbingjy 04-15 12:54 1 回答 1336阅读

[无满意答案]

高云FPGA芯片not wakes up

十行雨 04-14 09:19 1 回答 1539阅读

[无满意答案]

夏宇闻老师书第16章例子仿真的问题 attach_img

attach_img

chenbingjy 04-14 09:15 3 回答 1065阅读

[无满意答案]

FPGA外接50MHZ的晶振运行时刷新频率是多少呢？

河神大人 04-10 11:47 3 回答 2665阅读

[无满意答案]

在FPGA开发过程中，编程与配置这两个操作有什么区别？

梅利号 04-06 14:44 1 回答 2918阅读

[无满意答案]

请问一下如何对lattice的fpga进行时钟配置呢？

siyugege 04-06 14:42 1 回答 2825阅读

上一页 1 234 5 ... 180 / 180 页下一页

返回

提问题	发经验
发资料	发讨论

广告

活跃回答者查看全部

推荐小组

子话题

FPGA ASIC CPLD 编程规范 USB3.0 Verilog Quartus 人工智能仿真英特尔

联系我们@电子发烧友小助手

违法和不良信息举报：0755-83143975

儿童色情信息举报专区

关闭

站长推荐 /6

返回顶部 返回版块

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航