发帖

FPGA|CPLD|ASIC论坛

FPGA|CPLD|ASIC论坛

今日发帖：1 |总共 13491

+ 关注

版主：

Mill 梅雪松卿小小_9e6 蛙蛙蛙

华秋SMT免费贴片，首单50套内实付0元！

最新回复最新发表最多查看最多回复精华高分悬赏零回复

关于PCB光绘的操作流程

h1654155763.8324 02-22 10:50 2 评论 2230阅读

RS232工程

attachment

1060977582 08-05 16:33 8 评论 2230阅读

[无答案]

XAUI使用求助

h1654155205.5203 02-27 21:26 0 回答 2229阅读

用于Xilinx和Altera_FPGA的电源管理解决方案 attachment

attachment

kenny 08-02 07:34 5 评论 2229阅读

[无满意答案]

ARM与CPLD相连接，由ARM端口发命令给CPLD执行命令？ attach_img

attach_img

梦痕猎狐 01-11 23:30 1 回答 2229阅读

通过Verilog例子了解FPGA原型设计（书和源码） attachment

attachment

必过源码 01-27 21:06 6 评论 2234阅读

fpga和外围芯片的接口同步问题

hf1990 10-29 00:53 1 讨论 2228阅读

[无答案]

询问哈CPLD可以直接把管脚设置成低电平不

patch023@163.co 05-22 19:58 0 回答 2228阅读

[无满意答案]

GPIO口采集高低电平，压降很大咋回事 attach_img

attach_img

刘小逸 05-18 17:12 4 回答 2229阅读

[无答案]

现在十六位的单片机，32位的单片机用的广泛吗？

一塌糊涂 04-04 15:41 0 回答 2227阅读

正在准备毕业设计事宜，希望工作经验丰富的达人给点建议和相关信息

145436 12-22 15:22 0 回复 2227阅读

[无满意答案]

求高端看看我的串口为啥是这个样子的呢 attach_img

attach_img

cchu90 12-19 21:07 2 回答 2227阅读

高性能FPGA计算加速卡 attach_img

attach_img

thicp 04-12 08:11 1 评论 2228阅读

【技巧分享】时序逻辑和组合逻辑的区别和使用

潘文明 03-01 21:54 2 评论 2228阅读

cpld求助

attachment

xldzz 03-02 14:10 2 回复 2226阅读

精通信号处理设计小Tips（6）：卷积是怎么得到的？ attach_img

attach_img

vvg 12-31 13:38 0 讨论 2226阅读

[无满意答案]

一个关于QSYS SDRAM的时序约束问题 attach_img

attach_img

张仁凤 01-25 15:53 2 回答 2227阅读

[无答案]

VHDL语言编写三角波程序

张号 08-16 15:23 0 回答 2226阅读

集成电路方面书籍_转成PDF（稍后继续上传剩下几本） attachment

attachment

lorlin000 03-31 23:19 2 评论 2230阅读

Matrix Multiplier Core Design

沙尔夫 05-19 23:05 0 评论 2227阅读

让你的软件飞起来

attachment

康乐 03-25 15:33 5 评论 2225阅读

[无答案]

Nios2 Hardware硬件调试，求解。。。。

651402 03-17 14:27 0 回答 2225阅读

[无满意答案]

请问有基于Xtensa内核的FPGA测试板或者开发板吗？

郝感恩 07-18 16:02 1 回答 2225阅读

如何利用Verilog实现奇数倍分频

李建设 07-09 09:11 0 评论 2227阅读

有关de0 中GPIO 如何使用

pex857617729 06-18 16:04 0 回复 2224阅读

FPGA开发板VGA视频控制乒乓球游戏代码及说明 attachment

attachment

杨磊 07-18 09:15 13 评论 2224阅读

FPGA发展前途

李阳 12-25 19:37 0 评论 2224阅读

[无满意答案]

求一份步进电机VHDL,可以有偿...

刘展 12-13 07:40 3 回答 2225阅读

【Modelsim常见问题】ModelSim无时序仿真选项

梅雪松 02-10 16:12 0 评论 2224阅读

【教程】“最恶劣”的FIFO深度计算

潘文明 02-22 20:37 0 评论 2224阅读

1 ...上一页 387388389 ... 493 / 493 页下一页

返回

提问题	发经验
发资料	发讨论

广告

活跃回答者查看全部

推荐小组

子话题

FPGA ASIC CPLD 编程规范 USB3.0 Verilog Quartus 人工智能仿真英特尔

联系我们@电子发烧友小助手

违法和不良信息举报：0755-83143975

儿童色情信息举报专区

关闭

站长推荐 /6

返回顶部 返回版块

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航