发帖

Allegro论坛

Allegro论坛

今日发帖：1 |总共 1499

+ 关注

版主：

黄勇叶先生

电子发烧友官方PCB技术交流群邀你加入 , 群号:341422100

最新回复最新发表最多查看最多回复精华高分悬赏零回复

3D库文件

attachment

wudangui 12-10 16:48 0 评论 6682阅读

为啥新装的出光绘文件报这个错误，同事新装的都不会

jf_40641126 12-06 18:24 1 讨论 6943阅读

[无满意答案]

差分线对动态补偿 attach_img

attach_img

专业张阳阳 11-14 14:19 2 回答 9075阅读

[已解决]

cadence 设置差分出线方式

小发发 10-31 10:45 6 回答 8712阅读

[无满意答案]

allegro pcb 导出 dxf时怎样可以导出螺丝孔的内径

jf_48881181 10-16 10:27 1 回答 10618阅读

[无满意答案]

allgero重新导网表之后铜皮出现分割现象是什么原因呢？ attach_img

attach_img

王钰 10-09 16:51 1 回答 10802阅读

allegro17.2如何建立在内层建立封装---短路铜皮

李权 09-24 21:07 0 讨论 9391阅读

[无满意答案]

求救！ cadence 的PCB editor 无法放置元器件～

段政 08-31 15:32 2 回答 9529阅读

[无满意答案]

allegro 导入网表问题警告

吴华帮 10-13 09:43 1 回答 10174阅读

[无满意答案]

求助：allegro中无法设置PIN使用米字连接到铜皮

aifo 10-13 10:37 1 回答 11233阅读

[无满意答案]

allergo显示网络和放置焊盘元器件闪烁卡顿

jf_98378219 05-08 17:15 4 回答 11568阅读

帮忙转下.bdr文件

huyilei 04-19 09:08 0 评论 593阅读

[无答案]

关于螺钉孔敷铜问题

jf_98584191 04-13 13:19 0 回答 8988阅读

allegro导出IPC时出错问题的原因

jf_07162089 04-13 11:30 0 评论 471阅读

[无答案]

Model Integrity 进行IBIS转DML时总是报错 ibis2signoise failed Could not create xx.dml Please refer to Logfile for details!

jf_18210233 03-23 14:33 0 回答 9475阅读

ALLEGRO_背钻设置-Back drill

cqjoan 03-06 11:50 1 评论 7174阅读

[无满意答案]

请大佬们帮忙brd文件转换为gerber文件。

jf_22860783 03-06 11:53 3 回答 10154阅读

[无答案]

这种图是怎么做的，应该导出什么格式 attach_img

attach_img

rabbitfix 02-27 23:11 0 回答 10085阅读

[无答案]

ALLEGRO DRC错误T/P，求指导

张静楠 11-29 17:50 0 回答 17555阅读

[无满意答案]

allegro 画的PCB，在做database check检查时报ROU2218错误求大神导

紅尘隨心 11-29 16:26 1 回答 23415阅读

[无答案]

allegro 盲孔资料怎么出？

gdutchen 11-15 08:44 0 回答 26710阅读

[无答案]

CIS配置后missing Schematic Part

gdutchen 11-13 15:02 0 回答 23296阅读

cadence17.4下载

暴晓东 10-29 15:28 1 评论 28465阅读

[无答案]

怎么办

学森自行车vbnm 10-28 16:15 0 回答 33049阅读

[无满意答案]

PSpice仿真出现错误，求大神指点

葛小馬 10-27 14:01 1 回答 44169阅读

[无满意答案]

Cadence在Windows11上是否能正常安装破解

木少川 09-28 11:34 1 回答 66745阅读

[无答案]

candence 17.4 DRC检查不了

马大哈1111 09-21 10:34 1 回答 68134阅读

[无答案]

怎么快速对齐过孔和文字

木少川 09-01 14:08 0 回答 75479阅读

关于车身域控制器

tanwei 08-17 16:38 1 讨论 83634阅读

[无答案]

有大佬遇到这个问题吗？图一明明是已经给4对差分线建立model了，为啥图二只显示只有一对建立成功呢？？？？？

陀日皓 07-30 11:16 0 回答 52279阅读

12 3 4 5 ... 50 / 50 页下一页

返回

提问题	发经验
发资料	发讨论

广告

活跃回答者查看全部

推荐小组

cadence 精英组
15 个成员 +加入小组

子话题

关闭

站长推荐 /6

返回顶部 返回版块

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航