完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
由于接口不够,SDIO接口可以用于CPU和FPGA之间进行通信吗 +5 cpu
倾枫我 前天 10:56 来源: FPGA|CPLD|ASIC论坛
请问有XCZU9CG-FFVC900的原理图库吗? +4 xinlinx
jf_04712027 2024-4-1 来源: FPGA|CPLD|ASIC论坛
h1654155338.6314 2024-3-30 来源: FPGA|CPLD|ASIC论坛
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上? +1 CMOS FPGA Xilinx 飞线
jf_72026302 2024-3-28 来源: FPGA|CPLD|ASIC论坛
dwwzl 2024-3-25 来源: FPGA|CPLD|ASIC论坛
FPGA与LoRa模块的串口通信问题 FPGA 串口通信 LoRa模块
aaazhang 2024-3-21 来源: FPGA|CPLD|ASIC论坛
如何利用PCIE在d2000开发平台和28dr上进行数据交互? +1 PCI-e
jf_85596000 2024-2-27 来源: FPGA|CPLD|ASIC论坛
Modelsim报错, -novopt 开关打开,仿真失败 fpga MODELSIM仿真
jf_74021137 2024-2-18 来源: FPGA|CPLD|ASIC论坛
jf_49833060 2024-1-23 来源: FPGA|CPLD|ASIC论坛
京畿提督 2024-1-12 来源: FPGA|CPLD|ASIC论坛
h1654156070.9724 2023-12-12 来源: FPGA|CPLD|ASIC论坛
xjll 2023-12-2 来源: FPGA|CPLD|ASIC论坛
jf_77971854 2023-11-22 来源: FPGA|CPLD|ASIC论坛
小飞侠12321 2023-10-12 来源: FPGA|CPLD|ASIC论坛
jf_97940212 2023-9-14 来源: FPGA|CPLD|ASIC论坛
逗号052 2023-9-13 来源: FPGA|CPLD|ASIC论坛
无量寿经 2023-9-12 来源: FPGA|CPLD|ASIC论坛
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-25 04:06 , Processed in 0.637696 second(s), Total 115, Slave 115 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号